基于FPGA 的大功率壓電陶瓷數(shù)字驅(qū)動(dòng)電源設(shè)計(jì)

康玉寬 ，鄭翰琳 ，黃 巧 ，申 偉

(1.西南科技大學(xué) 城市學(xué)院，四川 綿陽(yáng) 621000；2.西南科技大學(xué) 信息工程學(xué)院，四川 綿陽(yáng) 621000)

0 引言

隨著國(guó)內(nèi)科技的迅速發(fā)展，國(guó)內(nèi)大部分領(lǐng)域?qū)Υ笸屏?、高精度的位移裝置產(chǎn)生了迫切的需求。壓電陶瓷具有逆壓電效應(yīng)的特性，而壓電陶瓷疊堆由多片壓電陶瓷組成，它們?cè)跈C(jī)械上串聯(lián)，在電路上并聯(lián)，總推力相當(dāng)于所有陶瓷片推力的總和[1]。疊堆型壓電陶瓷具有體積小、響應(yīng)速度快、推力大、精度高等優(yōu)點(diǎn)，在國(guó)內(nèi)外已經(jīng)得到了廣泛的應(yīng)用[2]。

壓電陶瓷的使用離不開驅(qū)動(dòng)電源，而壓電陶瓷的工作性能大部分由驅(qū)動(dòng)電源的性能好壞決定，因此對(duì)壓電陶瓷驅(qū)動(dòng)電源有了更高的要求。目前壓電陶瓷驅(qū)動(dòng)電源主要分為電荷驅(qū)動(dòng)型和電壓驅(qū)動(dòng)型兩類[3]，電荷型的驅(qū)動(dòng)方式存在低頻穩(wěn)定性差，靜態(tài)工作下具有電荷泄露大、非線性、零點(diǎn)漂移嚴(yán)重的缺點(diǎn)；電壓型的驅(qū)動(dòng)方式結(jié)構(gòu)電路簡(jiǎn)單、可靠性高、紋波小，在靜態(tài)、低頻應(yīng)用中得到普遍的應(yīng)用[4]。

因此本文在電壓型半橋逆變拓?fù)鋄5]的基礎(chǔ)上，基于FPGA 設(shè)計(jì)了一款數(shù)字控制的大功率、高精度、低紋波的壓電陶瓷驅(qū)動(dòng)電源。

1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

壓電陶瓷驅(qū)動(dòng)電源系統(tǒng)結(jié)構(gòu)如圖1 所示。該系統(tǒng)以現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)作為控制核心，通過18位的隔離采樣A/D 將輸入帶寬10 Hz～800 Hz、幅值0～5 V的正弦模擬信號(hào)和輸出端反饋網(wǎng)絡(luò)所采集到的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，系統(tǒng)采用PID 控制算法將該兩種數(shù)據(jù)以單周期的調(diào)節(jié)方式計(jì)算輸出PWM 占空比，再通過MOSFET 驅(qū)動(dòng)電路來(lái)精準(zhǔn)地控制半橋逆變電路的輸出，在經(jīng)過巴特沃斯濾波器之后輸出到壓電陶瓷，實(shí)現(xiàn)對(duì)壓電陶瓷的精確驅(qū)動(dòng)。半橋逆變電路的電源電壓由AC-DC電源提供。

圖1 系統(tǒng)結(jié)構(gòu)圖

2 硬件電路設(shè)計(jì)

2.1 半橋逆變電路

半橋逆變電路如圖2 所示，V1和V2分別為半橋逆變電路的上橋臂MOSFET 和下橋臂MOSFET，由驅(qū)動(dòng)器提供開關(guān)頻率f 為100 kHz 的互補(bǔ)SPWM 低壓信號(hào)，為防止上下兩個(gè)橋臂的互導(dǎo)通使電路短路，需要在互補(bǔ)的兩路SPWM 之間加入一定的死區(qū)時(shí)間。AC-DC 電源VC輸出高壓直流經(jīng)過半橋逆變電路斬波后，經(jīng)過由電感L和電容C 所構(gòu)成的巴特沃斯低通濾波器[6]得到低紋波、高精度的電壓，用于驅(qū)動(dòng)壓電陶瓷。

圖2 半橋逆變電路

2.2 濾波電路

為保證壓電陶瓷驅(qū)動(dòng)電源輸出的紋波小，需要合理地設(shè)計(jì)濾波器參數(shù)。巴特沃斯濾波器的幅度平方函數(shù)定義為：

式中C 為常數(shù)，N 為濾波器的階次，λ 為歸一化低通截止頻率。

因此巴特沃斯濾波器在頻帶內(nèi)的衰減定義為：

由式(2)可得濾波器的階數(shù)N 為：

本文所設(shè)計(jì)的壓電陶瓷驅(qū)動(dòng)電源的輸出帶寬為10 Hz～800 Hz，因此通帶截至頻率Ωp為800 Hz，通帶衰減αp為3 dB，根據(jù)壓電陶瓷疊堆的特性，其工作頻率在5 000 Hz以上的高頻信號(hào)時(shí)，陶瓷不響應(yīng)，因此阻帶起始頻率Ωs為5 000 Hz，阻帶衰減αs為30 dB。由式(3)可計(jì)算出巴特沃斯濾波器的階數(shù)N 為1.88，向上取整后濾波器的階數(shù)為2。

查表后可得到2 階巴特沃斯低通濾波器的歸一化LPF 基準(zhǔn)濾波器參數(shù)L1=1.414 21 H，C1=1.414 21 F。

因此本文所設(shè)計(jì)的電感值為：

電容值為：

其中M 為待設(shè)計(jì)濾波器截止頻率與基準(zhǔn)濾波器截止頻率的比值，K 為待設(shè)計(jì)濾波器特征阻抗與基準(zhǔn)濾波器特征阻抗的比值。由式(4)和式(5)計(jì)算出待設(shè)計(jì)的電感為3 000 μH，電容為0.2 μF。

2.3 MOSFET 驅(qū)動(dòng)電路

由于開關(guān)頻率高，要求驅(qū)動(dòng)電路具有更快的響應(yīng)速度、更強(qiáng)的驅(qū)動(dòng)能力并具有穩(wěn)定性[9]，同時(shí)需要減少開關(guān)損耗[10]。設(shè)計(jì)采用了UCC21520A 隔離式雙通道柵極驅(qū)動(dòng)器，尺寸小、功率密度大、具有增強(qiáng)隔離用于保護(hù)。其開關(guān)延遲僅有19 ns，保證了控制信號(hào)的實(shí)時(shí)性，共模瞬態(tài)抗擾度的最小值為100 V/ns，確保了高精度的控制半橋的開斷。

PWM 信號(hào)輸入設(shè)計(jì)了RC 濾波器可以用來(lái)濾除由非理想布局或長(zhǎng)PCB 軌跡引入的干擾。禁用引腳在設(shè)為高電平時(shí)可同時(shí)關(guān)斷兩個(gè)輸出，在懸空或接地時(shí)允許器件正常運(yùn)行。作為一種故障安全機(jī)制，一次側(cè)邏輯故障會(huì)強(qiáng)制兩個(gè)輸出為低電平，用于保護(hù)半橋逆變電路中的MOSFET。由于寄生電感可能導(dǎo)致功率晶體管的門源驅(qū)動(dòng)電壓出現(xiàn)振蕩現(xiàn)象，如果超過了閾值電壓，就有可能誤開啟甚至出現(xiàn)擊穿，因此在柵極驅(qū)動(dòng)上加上齊納二極管保證振蕩低于閾值，從而保護(hù)半橋和驅(qū)動(dòng)電路。

2.4 采樣電路

圖3 MOSFET 驅(qū)動(dòng)電路

為了使壓電陶瓷在不同頻率下，能夠穩(wěn)定輸出100倍增益的電壓，系統(tǒng)采用了電壓閉環(huán)控制的方式，采用反饋采樣電路獲取輸出電壓，電路如圖4 所示。其中R1和R2采用精密電阻構(gòu)成了分壓電阻[11]，將壓電陶瓷驅(qū)動(dòng)電源輸出兩端的電壓縮小100 倍，得到模數(shù)轉(zhuǎn)換芯片能夠采集的電壓信號(hào)，同時(shí)為了減少分壓過后電壓信號(hào)的紋波干擾，需要對(duì)分壓后的電壓進(jìn)行濾波，由于輸出的頻率在10 Hz～800 Hz，因此采用R3和C1構(gòu)成了低通濾波器對(duì)分壓后的電壓進(jìn)行濾波，為保證隔離采樣的精度，這里選用了ADI 公司的AD215 線性隔離運(yùn)放，該芯片具有±10 V 的信號(hào)輸入范圍，高輸入阻抗，且在1 kHz 的時(shí)候具有-80 dB 的低諧波失真。最終通過18 位高精度的A/D 采樣芯片將AD215 輸出的隔離采樣電壓VADC轉(zhuǎn)換為數(shù)字信號(hào)到FPGA。

圖4 反饋采樣電路

3 FPGA 控制算法設(shè)計(jì)

為保證壓電陶瓷驅(qū)動(dòng)電源具有高精度、穩(wěn)定的驅(qū)動(dòng)性能，在系統(tǒng)中引入了電壓閉環(huán)控制[12]，以載波頻率為單周期的控制方式調(diào)節(jié)驅(qū)動(dòng)電源的輸出電壓，其控制框圖如圖5 所示。FPGA[14]驅(qū)動(dòng)18 位A/D 采樣芯片在T0時(shí)刻對(duì)輸入電壓信號(hào)AD1和反饋電壓信號(hào)AD2進(jìn)行采樣，F(xiàn)PGA 可以在一個(gè)采樣周期中同時(shí)對(duì)輸入和輸出信號(hào)進(jìn)行采集，減少了反饋信號(hào)與原信號(hào)的相位差，也提高了系統(tǒng)對(duì)數(shù)據(jù)處理的速度。系統(tǒng)將計(jì)算其偏差和偏差的變化，將這兩個(gè)參數(shù)代入PID 算法中計(jì)算得到輸出的占空比D，等待下一個(gè)T1時(shí)刻到來(lái)后，立刻輸出占空比D 到MOSFET 驅(qū)動(dòng)器，然后重復(fù)T0時(shí)刻的步驟。

圖5 FPGA 控制框圖

輸出占空比D 的計(jì)算：

其中P 為比例參數(shù)，I 為積分參數(shù)，e(i)為當(dāng)前輸入電壓信號(hào)與反饋電壓信號(hào)的誤差(即e(i)=)，F(xiàn)為FPGA 中SPWM 生成模塊的主頻頻率，M 為載波頻率，AD1為輸入電壓信號(hào)。

其中PID 控制算法[15]中的核心參數(shù)是讓閉環(huán)控制穩(wěn)定的關(guān)鍵，如果采用不斷地實(shí)驗(yàn)去調(diào)節(jié)參數(shù)，工作量將十分巨大，因此需要先確定開關(guān)頻率為100 kHz，PID的計(jì)算也按此頻率進(jìn)行，確保系統(tǒng)穩(wěn)定運(yùn)行，使用數(shù)學(xué)公式解算出PID 控制參數(shù)，在此參數(shù)基礎(chǔ)上，進(jìn)行試驗(yàn)對(duì)參數(shù)進(jìn)行微調(diào)，使其達(dá)到預(yù)期的效果。

4 仿真與實(shí)驗(yàn)測(cè)試

通過Simulink 仿真軟件平臺(tái)對(duì)本設(shè)計(jì)的壓電陶瓷驅(qū)動(dòng)電路進(jìn)行仿真，先采用理論計(jì)算的參數(shù)和模型進(jìn)行仿真，再根據(jù)仿真的結(jié)果對(duì)參數(shù)進(jìn)行細(xì)微調(diào)整后，仿真得到適合的參數(shù)，輸出波形也達(dá)到預(yù)期效果，并做了一臺(tái)輸出功率可達(dá)1 kW、輸入信號(hào)帶寬為10 Hz～800 Hz、增益100 倍的壓電陶瓷驅(qū)動(dòng)電源，并對(duì)靜態(tài)容值為5 μF的壓電陶瓷進(jìn)行各項(xiàng)性能測(cè)試。

4.1 電路仿真

為了驗(yàn)證驅(qū)動(dòng)電源的穩(wěn)定性和精確性，對(duì)壓電陶瓷驅(qū)動(dòng)電路進(jìn)行仿真分析，仿真電路如圖6 所示，其仿真結(jié)果如圖7 所示。

圖6 壓電陶瓷驅(qū)動(dòng)仿真電路

圖7 仿真驅(qū)動(dòng)波形

該仿真電路的輸入電壓E1=500 V，MOS1 和MOS2 分別為半橋電路的上橋臂和下橋臂，其開關(guān)頻率為100 kHz，控制信號(hào)為互補(bǔ)SPWM 信號(hào)，死區(qū)時(shí)間為100 ns，輸出電感L1=3 000 μH，電容C1=0.2 μF，負(fù)載為與壓電陶瓷等效容值為5 μF 的電容。

在仿真電路中，輸入信號(hào)幅值為0～5 V、頻率為800 Hz的正弦信號(hào)，其輸出波形如圖7 所示，第一個(gè)為電流輸出波形，第二個(gè)為電壓輸出波形，其幅值為498 V，輸出增益約為100 倍。

4.2 驅(qū)動(dòng)能力測(cè)試

測(cè)試條件為：AC-DC 電源輸出設(shè)置為500 V，輸入信號(hào)為0～5 V 正弦信號(hào)，為測(cè)試不同頻率下的驅(qū)動(dòng)能力，將輸入信號(hào)頻率分別設(shè)定為10 Hz～800 Hz 中9 個(gè)頻點(diǎn)進(jìn)行輸出能力的測(cè)試，通過示波器得到不同頻率下壓電陶瓷驅(qū)動(dòng)電源輸出的電壓、電流波形。如圖8 所示，在輸入信號(hào)為10 Hz～800 Hz 的條件下，輸出電壓穩(wěn)定在500 V左右，在各頻率下的輸出電壓沒有明顯的波動(dòng)，該壓電陶瓷驅(qū)動(dòng)電源輸出穩(wěn)定，輸出能力強(qiáng)。

圖8 頻段內(nèi)電壓輸出實(shí)驗(yàn)數(shù)據(jù)

圖9 為輸入800 Hz 的小信號(hào)時(shí)驅(qū)動(dòng)電源的輸出波形，輸出電壓最大值為495.7 V，電壓輸出經(jīng)過巴特沃斯濾波器濾波之后，電壓波形平滑、紋波小、沒有畸變，實(shí)現(xiàn)了電壓輸出的高精度控制。

圖9 輸入信號(hào)800 Hz 時(shí)驅(qū)動(dòng)電源輸出波形圖

對(duì)800 Hz 下的輸出波形進(jìn)行FFT 分析，輸入信號(hào)為含有2.5 V 的直流分量、頻率為800 Hz、幅值為5 V 的交流信號(hào)，分析結(jié)果如圖10 所示，可以看出直流信號(hào)和800 Hz 信號(hào)的基波幅值的比例接近100%，800 Hz 的基波幅值為246，THD(畸變率)為2.36%，結(jié)果表明，電壓輸出波形由直流分量和800 Hz 組成，其他頻率的信號(hào)幅值接近于0，輸出波形畸變很小。

圖10 輸出波形的FFT 分析

表1 為負(fù)載CL=5 μF，輸入信號(hào)為0～5 V、800 Hz 時(shí)壓電陶瓷驅(qū)動(dòng)電源實(shí)驗(yàn)數(shù)據(jù)表。由此表可知，在不同輸入電壓下，驅(qū)動(dòng)電源的實(shí)際輸出與理論輸出相差無(wú)幾，輸出增益能穩(wěn)定在99 以上，電壓輸出紋波只有幾十毫伏，可以看出壓電陶瓷驅(qū)動(dòng)電源輸出增益穩(wěn)定，驅(qū)動(dòng)能力強(qiáng)，性能穩(wěn)定可靠。

表1 壓電陶瓷驅(qū)動(dòng)電源實(shí)驗(yàn)數(shù)據(jù)

5 結(jié)論

本文提出了一種基于FPGA 的大功率高精度壓電陶瓷數(shù)字驅(qū)動(dòng)電源的設(shè)計(jì)方案，電路中采用巴特沃斯低通濾波器設(shè)計(jì)，并使用以FPGA 作為運(yùn)算核心的單周期PID控制算法，提高了系統(tǒng)的穩(wěn)定性、精確性和驅(qū)動(dòng)能力。根據(jù)仿真和測(cè)試結(jié)果可以得到以下結(jié)論：

(1)經(jīng)過理論分析和實(shí)際測(cè)試后，可以看出該驅(qū)動(dòng)電源在10 Hz～800 Hz 的頻率范圍內(nèi)驅(qū)動(dòng)壓電陶瓷等效容值為5 μF 電容時(shí)，壓電陶瓷驅(qū)動(dòng)電源的輸出電壓保持穩(wěn)定，輸出功率高。

(2)根據(jù)FFT 分析結(jié)果和測(cè)試數(shù)據(jù)，可知壓電陶瓷驅(qū)動(dòng)電源的輸出電壓增益穩(wěn)定、誤差小，電壓波形畸變小、紋波低，滿足疊堆型壓電陶瓷的驅(qū)動(dòng)需求。