基于ANSYS 的撓性基板疊裝互聯(lián)組件熱分析

李 鵬，趙魯燕，農(nóng)紅密

(桂林電子科技大學 海洋工程學院，廣西 北海 536000)

集成電路技術(shù)飛速發(fā)展使得電子產(chǎn)品朝輕、薄、短、小方向不斷革新，三維組裝技術(shù)的出現(xiàn)更有利于提高組裝密度和功能集成度。三維組裝技術(shù)主要包含芯片級撓性疊裝組裝和剛性板級立體組裝技術(shù)兩類[1]。較之傳統(tǒng)多芯片疊裝技術(shù)，剛性板級立體組裝技術(shù)發(fā)展相對滯后，板間采用的導線或插槽連接導致基板厚度增大及接口性能大大受限[2]。采用撓性多層基板經(jīng)卷曲折疊形成立體組件后進行灌封固化可有效降低組件高度，提升電子產(chǎn)品的電氣連接可靠性。

目前，國內(nèi)外已有學者針對撓性基板互聯(lián)結(jié)構(gòu)進行了熱-結(jié)構(gòu)可靠性方面的諸多研究。聶國健等[1]針對撓性光電互聯(lián)結(jié)構(gòu)進行焊點熱應力仿真分析，熱循環(huán)條件下可保證光電傳輸?shù)姆€(wěn)定性。李根寶等[3]進行了多芯片PCB 組件熱布局數(shù)值分析，探討了基板參數(shù)設(shè)定對芯片布局優(yōu)化效果的影響規(guī)律。崔昊楊等[4]進行了多電子元件及芯片組布局熱分析，研究表明元件不同布局將導致電路組件溫度差異，合理布置元件可顯著降低組件熱應力。Kim 等[5]研究得到了撓性基板互聯(lián)結(jié)構(gòu)在熱-機械載荷作用下保證信號穩(wěn)定輸出的方法。Kuo 等[6]研究了三維堆疊撓性基板熱疲勞可靠性，給出了元件布局對產(chǎn)品熱疲勞可靠性的影響。

相關(guān)研究結(jié)果表明，芯片布局狀態(tài)是影響撓性基板疊裝組件熱可靠性的主要因素，有必要進一步探討芯片布局對組件熱可靠性的影響。本文以撓性基板疊裝互聯(lián)結(jié)構(gòu)熱分析為目標，基于ANSYS 軟件對撓性基板疊裝組件的穩(wěn)態(tài)熱性能進行研究，在不同芯片布局條件及灌封材料條件下進行穩(wěn)態(tài)熱傳導對比分析，得到了撓性組件最佳芯片平面布局方案，給出了組件內(nèi)部芯片溫度最優(yōu)條件對應的結(jié)構(gòu)參數(shù)。

1 疊裝組件有限元建模

撓性基板疊裝互聯(lián)組件層數(shù)多、發(fā)熱芯片多、布局密度大且整體灌封。組件中存在大量有源及無源器件，組件工作時消耗的電能絕大部分轉(zhuǎn)換為熱能[1]。

基于實際工況，確保仿真分析精度前提下針對研究對象提出合理簡化的仿真模型，只考慮組件中功率較大發(fā)熱器件，忽略發(fā)熱較少的器件。主要發(fā)熱器件包括位于各層的10 個芯片和1 個穩(wěn)壓管，元器件組裝撓性基板并經(jīng)回流焊接。為簡化分析，用模塑封材料來代替整個芯片，不考慮組件引腳及焊料影響，印制電路板采用統(tǒng)一的基板材料。

1.1 有限元模型建立

本文研究的撓性基板疊裝互聯(lián)組件結(jié)構(gòu)如圖1 所示，組裝芯片后的撓性基板經(jīng)卷曲折疊形成三層立體組裝結(jié)構(gòu)。隨后，采用灌封材料灌封組件首層基板和第三層基板間的芯片分布區(qū)。

圖1 互聯(lián)結(jié)構(gòu)示意圖Fig.1 Schematic diagram of interconnection structure

1.2 材料參數(shù)定義

仿真分析時主要考慮組件熱導率對其散熱性能的影響，組件主要發(fā)熱元件及內(nèi)部材料熱導率參數(shù)如表1 所列[7-9]。其中，內(nèi)部芯片采用環(huán)氧樹脂模封塊替代，熱導率取0.4 W·m-1·K-1。進行組件整體灌封時選用HY484P 環(huán)氧樹脂作為灌封材料。

表1 組件材料參數(shù)Tab.1 Material parameters of components

接插件是撓性基板疊裝組件與外部電路信號交互的通道，組件經(jīng)撓性基板與接插件上焊點相連，外部通過插針與外電路相連。為簡化分析模型，接插件采用LCP 塑料替代，熱導率取0.32 W·m-1·K-1。仿真分析過程在外部對流系數(shù)取10 W·m-2·K-1的條件下進行[7]。

1.3 模型建立及網(wǎng)格劃分

建模是仿真分析的首要步驟，模型合理與否直接決定運算精度[10]。為便于后續(xù)組件布局優(yōu)化和材料選擇優(yōu)化，采用ANSYS 軟件自帶APDL 參數(shù)化模塊建立參數(shù)化有限元模型[8]。參數(shù)化建模便于后續(xù)改變模型幾何特征、元件布局和材料參數(shù)等，提升了模型后續(xù)參數(shù)優(yōu)化對比的適應性。采用ANSYS 前處理功能[9]，結(jié)合自底向上和體素生成方法，生成組件三維整體模型，疊裝結(jié)構(gòu)及內(nèi)部芯片布局模型如圖2 所示，組件內(nèi)部芯片尺寸等參數(shù)如表2 所列。

圖2 互聯(lián)結(jié)構(gòu)三維模型Fig.2 3D model of interconnection structure

表2 內(nèi)部芯片結(jié)構(gòu)參數(shù)Tab.2 Structure parameters of chip

網(wǎng)格劃分是保證分析準度的關(guān)鍵，網(wǎng)格劃分好壞直接影響到運算精度和速度。因組件各部分尺寸差異較大，自動網(wǎng)格劃分生成的較多畸形單元大大影響分析結(jié)果，本文采用人工控制網(wǎng)格劃分方式，選用8 結(jié)點四面體有限元熱分析單元SOLID70[10]。

為提高運算速度，首先進行較粗略網(wǎng)格劃分，然后提高組件核心部位網(wǎng)格劃分精度[10]。對溫度梯度變化陡峭位置即11 個芯片處進行網(wǎng)格細分，對溫度梯度變化緩慢處，如遠離芯片的基板和灌封膠處的網(wǎng)格劃分較稀疏，網(wǎng)格劃分后的有限元分析模型如圖3 所示。

圖3 組件整體有限元模型Fig.3 Overall finite element model of components

1.4 邊界條件設(shè)置

互聯(lián)組件內(nèi)部芯片均為發(fā)熱體，依據(jù)表1 材料參數(shù)加載各芯片的熱生成率。分析條件選擇全表面對流方式，對流系數(shù)根據(jù)實際工況進行設(shè)置。組件整體通過右側(cè)接插件與外部電路相連并固定，接插件處設(shè)置全約束，右側(cè)面其他位置設(shè)置單方向約束，對組件上下面各6 個螺釘固定處設(shè)置節(jié)點全約束[4]。

2 疊裝互聯(lián)組件熱分析

撓性疊裝互聯(lián)組件有三層結(jié)構(gòu)，三層基板上均分布有芯片并整體灌封。除同層基板間熱耦合作用外，因灌封膠熱導使得層與層間會產(chǎn)生較大熱干擾，有必要對內(nèi)部芯片布局進行優(yōu)化。芯片平面布局指的是對組件內(nèi)部芯片在其所在層內(nèi)進行分布位置調(diào)整，不作層與層間移動[4]，內(nèi)部不同芯片布局方案如表3 所列。

表3 不同芯片布局方案Tab.3 Different chip layout schemes

對初始布局(方案1)模型進行熱分析，組件內(nèi)部最高溫度如表4 所列，雖然芯片N7 和N11 總功率不大、體積較小，但其熱生成率卻高達1.97×107W·m-3。結(jié)果顯示，組件最高溫度在芯片N7 上，同時N6、N8、N9 和N11 溫度也相對較高，因穩(wěn)壓管N6體積大、功率高，確定布局在第二層右下角位置[11]。然后，針對N7、N8、N9 和N11 芯片進行布局調(diào)整及分析。分析所得不同布局方案條件對應的組件內(nèi)部芯片溫度分布如圖4 所示，對應組件內(nèi)部最大應力應變分析結(jié)果如表5 所列。

表5 不同芯片布局組件最大應力應變Tab.5 Maximum stress and strain of components under different chip layout

圖4 不同布局方案的芯片溫度云圖Fig.4 Chip temperature cloud diagrams of different layout schemes

表4 組件內(nèi)部最高溫度分布Tab.4 Max-temperature distribution of different chip layouts

分析可知，隨著芯片布局條件的改變，組件內(nèi)部最高溫度出現(xiàn)位置不同，芯片布局方案1 組件整體溫度顯著過高且應力最大。依據(jù)高溫芯片分散布局的原則[12]，將N7 置于左下角、N11 置于上邊靠左位置時，對應組件最高溫度降幅高達24.11 ℃，此時芯片最大應力下降也較為顯著。

同樣，可對調(diào)整內(nèi)部芯片位置及間距所得的其余5 種布局方案進行分析。對比可知，布局方案2 對應最高溫度出現(xiàn)在N11，且受N8 影響較大。調(diào)整N8 布局至右邊中間位置所得芯片布局方案3 對應溫度基本不變但應力較小。布局方案4 拉開了相互影響較大的N11 和N7 的間距，結(jié)果顯示溫度降低且最高溫度出現(xiàn)位置轉(zhuǎn)移至N7，但應力水平仍較高。進一步拉大N7 與N11 間距、調(diào)整N9 位置得到布局方案5，分析結(jié)果顯示最高溫度點出現(xiàn)在N8 且整體溫度和應力均得到了改善。調(diào)整N8 位置得到布局方案6，分析結(jié)果表明組件溫度較之方案5 顯著下降，且最高溫度點轉(zhuǎn)移至N7，此時對應芯片應力和應變值均最小。

首先，政府需要深刻認識鄉(xiāng)村旅游所帶來的機遇與挑戰(zhàn)，化被動為主動，積極開展相關(guān)工作；其次，深入了解當?shù)毓逃械淖匀毁Y源，探索如何將其優(yōu)勢實現(xiàn)最大化；再者，根據(jù)如今鄉(xiāng)村旅游業(yè)的現(xiàn)狀，分析潛在游客市場，進行全局統(tǒng)一規(guī)劃，指導鄉(xiāng)村旅游的可持續(xù)發(fā)展。

選取布局方案1 和方案6，內(nèi)部芯片應力分布情況如圖5 所示。分析可知，布局方案6 對應組件整體溫度、整體最大應力、整體最大應變和芯片最大應力值均最小，此方案是最優(yōu)芯片平面布局方案。

圖5 組件內(nèi)部芯片應力分布圖Fig.5 Stress distribution diagram of chip inside the components

綜上所述，從散熱角度來看，通過將高熱生成率芯片在組件上呈四角型分布且避免垂直層間芯片重疊可顯著改善組件熱環(huán)境。布局方案6 中，熱生成率高的芯片N6、N7、N9 和N11 分布在組件四角位置，芯片N8 位于第二層中間位置，其余器件則均勻分布其間。此時，組件內(nèi)部芯片最高溫度下降最為明顯，且熱場分布較均勻，可有效減小各區(qū)域溫度峰值間的溫度梯度，減少熱應力積聚。

3 組件溫度場影響因素分析

相關(guān)研究表明[13-15]，灌封膠材料熱導率及厚度、環(huán)境對流條件等因素對組件內(nèi)部芯片溫度場分析影響較大，有必要對其展開進一步分析?；谡辉囼灧治龇裳芯扛髦饕蛩貙闲越M件溫度場的影響權(quán)重及規(guī)律。其中，溫度場影響因素主要包括基板熱導率、灌封膠熱導率及環(huán)境對流系數(shù)等。

3.1 正交試驗設(shè)計

在影響組件溫度場的四個影響因素中，本文取灌封膠厚度固定值，選用三因素三水平的正交試驗設(shè)計方法設(shè)計試驗[16]。所選三個影響因素為基板熱導率J、灌封膠熱導率G 和環(huán)境對流系數(shù)H。依據(jù)實際工況，各因素選擇三種不同因素水平，如表6 所列。其中，所選三類基板材料分別是聚酰亞胺、聚酯樹脂和聚芳香酰胺;所選三類灌封膠材料型號分別是HY484P、HY484T 和PX439N/GY。

表6 結(jié)構(gòu)參數(shù)組合因素水平Tab.6 Structural parameter combination factor level

根據(jù)前述確定的試驗因素及水平，采用等水平正交試驗設(shè)計安排試驗，選取等水平正交表L9(34)安排結(jié)構(gòu)參數(shù)組合[12]。其中，所選正交表中存在的空白列可用作極差分析的誤差項。

3.2 結(jié)果分析與討論

基于前述芯片布局方案6 進行仿真分析，除正交試驗方案涉及的材料參數(shù)外，組件其余材料參數(shù)、結(jié)構(gòu)參數(shù)及分析模型與前述分析保持一致。疊裝組件上下層均勻?qū)ΨQ灌封，灌封厚度可改變且對溫度場分布有一定影響。分析時，上下層灌封層厚度D 水平分別取5.3，2.2，0.4 mm。依據(jù)L9(34)正交表、針對三種不同灌封厚度仿真分析后所得結(jié)果如表7 所列。

表7 正交試驗分析結(jié)果Tab.7 Orthogonal test analysis results

分析仿真結(jié)果得到各因素正交分析結(jié)果和極差分析結(jié)果如表8 所列，通過極差大小可判斷、評價各因素對組件內(nèi)部溫度影響程度[17]。分析結(jié)果表明，灌封膠熱導率對組件內(nèi)部溫度影響最大，權(quán)重為49.71%;外界對流系數(shù)、上下層灌封膠厚度對結(jié)果影響較為顯著，權(quán)重為29.01%和15.83%，基板熱導率影響程度最小，權(quán)重僅5.45%，可以忽略不計。

表8 正交試驗極差分析結(jié)果Tab.8 Orthogonal test range analysis results

經(jīng)分析可知，撓性組件內(nèi)部最佳溫度分布對應因素組合為D1-K3-J3-G3，對應的內(nèi)部芯片最高溫度為71.138 ℃。除基板熱導率外，各影響因素極差分析曲線如圖6 所示，據(jù)此可觀察組件內(nèi)部溫度分布隨各因素的變化情況，組件內(nèi)部芯片應力分布如圖7 所示。

圖6 影響因素極差分析曲線Fig.6 Range analysis curves of influencing factor

圖7 組件內(nèi)部芯片應力分布圖Fig.7 Stress distribution diagram of chip inside the components

實際應用中，為獲得最佳組件溫度分布，選擇材料時要以提高灌封膠熱導率及外部對流系數(shù)為主要因素，并兼顧影響組件整體組裝高度的灌封層厚度[18]。

4 結(jié)論

本文針對基于ANSYS 建立的撓性基板疊裝互聯(lián)組件三維有限元模型進行了穩(wěn)態(tài)熱分析，對比了撓性互聯(lián)組件各芯片平面布局條件下的熱特性，并基于正交試驗分析了影響組件溫度場各主要因素。研究結(jié)果表明，從熱應力角度來看，高溫芯片位于中間層時組件溫度場分布更均勻，布局方案6 是最優(yōu)芯片布局;疊裝組件熱分析影響因素中，灌封膠熱導率影響最顯著，權(quán)重為49.71%;空氣對流系數(shù)、灌封膠厚度對結(jié)果影響較顯著，權(quán)重分別是29.01%和15.83%，基板熱導率影響最小。最后，分析給出了組件內(nèi)部最佳溫度分布對應的因素組合。通過調(diào)整影響因素可有效降低組件芯片溫度值及熱應力，提高組件熱可靠性。本文的研究結(jié)果可為進一步改進撓性組件疊裝互聯(lián)結(jié)構(gòu)芯片布局及提升組件熱可靠性提供參考。