三維集成電路集成硅通孔的應力應變研究

蘇鵬　徐鵬程　秦進功　王東　田野

摘 要：采用有限元模擬法研究三維集成電路集成中硅通孔結(jié)構(gòu)在熱循環(huán)載荷條件下的失效行為，對硅通孔結(jié)構(gòu)的應力應變進行分析。結(jié)果表明，硅通孔結(jié)構(gòu)在熱循環(huán)載荷下頂部Cu焊盤角落附近的SiO層處具有最大的應力與應變，這表明硅通孔結(jié)構(gòu)中最易失效位置在頂部Cu焊盤角落附近Cu和SiO的界面處。試驗結(jié)果與模擬分析一致，進一步驗證了模擬結(jié)果對硅通孔結(jié)構(gòu)最易失效位置分析的可靠性。

關鍵詞：硅通孔;三維封裝;熱循環(huán);可靠性;有限元分析法

中圖分類號：TG454 ? ? 文獻標志碼：A ? ? 文章編號：1003-5168（2022）4-0051-04

DOI：10.19968/j.cnki.hnkj.1003-5168.2022.04.011

Reliability Research of Integrated Through Silicon Vias in 3D Integrated Circuits-Stress and Strain Research

SU Peng? ? XU Pengcheng? ? QIN Jingong? ? WANG Dong? ? TIAN Ye

（Henan University of Technology，Zhengzhou 450000，China）

Abstract：The finite element simulation method is used to study the failure behavior of TSV structures in 3D integrated circuits under thermal cyclic loading conditions， and the stress and strain of TSV structures are analyzed. The results show that the maximum deformation amount of the TSV structure under thermal cyclic loading is located at the center of the top Cu pad， and the SiO layer near the corners of the top Cu pad has the largest stress and strain， which indicates that the TSV structure in the The most vulnerable location is at the interface of Cu and SiO near the corner of the top Cu pad. The experimental results are consistent with the simulation analysis， which further verifies the reliability of the simulation results for the analysis of the most vulnerable location of the TSV structure.

Keywords：through silicon via; 3D packaging; thermal cycling; reliability; finite element analysis method

0 引言

隨著微電子產(chǎn)品向多功能、高密度及微型化方向迅速發(fā)展，二維電子封裝已經(jīng)接近摩爾定律極限，因而不能滿足當前微電子產(chǎn)品多功能化發(fā)展的需要，基于硅通孔互連技術(shù)（Through Silicon Via，TSV）的三維集成電路封裝因其高封裝密度、低功耗和高運行速率從而成為最具潛力的封裝方式[1-2]。TSV結(jié)構(gòu)中Si芯片和Cu柱的熱膨脹系數(shù)（Coefficient of Thermal Expansion，CTE）相差較大，當溫度變化時，易在Si和Cu界面處產(chǎn)生熱失配從而使得應力集中，最終導致整個三維封裝結(jié)構(gòu)的失效。特別是在更高密度和更微型化的電子封裝中，TSV結(jié)構(gòu)尺寸的不斷減小使得這一可靠性問題更加嚴重，因此研究熱循環(huán)條件下三維集成電路封裝硅通孔結(jié)構(gòu)的應力與應變具有極其重要的意義[3-4]。

目前，已有部分學者對熱沖擊條件下硅通孔材料設置及結(jié)構(gòu)參數(shù)對應力應變的影響進行了研究[5-6]，其中何映婷[5]研究了不同情況下不同結(jié)構(gòu)TSV的熱力響應，得到了不同結(jié)構(gòu)尺寸以及材料組合對于TSV熱力響應的影響情況。此外部分學者研究了大尺寸封裝結(jié)構(gòu)中TSV在熱沖擊條件下的應力應變[7-8]，Liang等人[7]采用有限元分析（FEA）方法研究了硅各向異性對熱循環(huán)載荷下TSV結(jié)構(gòu)的熱應力的影響，結(jié)果表明，高熱應力始終位于結(jié)構(gòu)中兩種材料的界面處。雖然部分學者對大尺寸封裝結(jié)構(gòu)下TSV結(jié)構(gòu)的應力應變進行了研究，但對小間距和小尺寸封裝結(jié)構(gòu)中TSV承受熱循環(huán)條件下的應力應變研究尚不完善，對三維集成電路封裝中硅通孔結(jié)構(gòu)熱循環(huán)條件下的應力應變、失效機理等方面仍要做進一步的研究和探索。

本研究建立了小間距互連尺寸下TSV結(jié)構(gòu)的有限元模型，采用映射劃分和自由劃分相結(jié)合的方式劃分網(wǎng)格，研究在熱循環(huán)載荷下TSV結(jié)構(gòu)的應力與應變。通過分析熱循環(huán)過程中最高溫和最低溫時TSV結(jié)構(gòu)各部位的等效應力和塑性應變，從而對可能出現(xiàn)的熱失效問題進行預測并評估其可靠性，最終通過試驗結(jié)果對模擬進行驗證。

1 試驗方法

TSV結(jié)構(gòu)主要包括介質(zhì)隔離層、擴散阻擋層和填充金屬。通常情況下，介質(zhì)隔離層為SiO。由于擴散阻擋層的厚度非常小，對TSV結(jié)構(gòu)熱應力的影響可以忽略不計，故研究中TSV結(jié)構(gòu)模型不設置擴散阻擋層。

圖1為TSV結(jié)構(gòu)俯視圖，圖2為TSV結(jié)構(gòu)橫截面金相圖。本研究TSV結(jié)構(gòu)SiO層的厚度為2 μm，通孔直徑為35 μm，TSV深度為100 μm，Cu焊盤厚度為14 μm，深寬比為2。熱循環(huán)加載按照美國軍用標準MIL-STD-883選取，溫度范圍為-55～125 ℃，升降溫速率為12 ℃/min，高低溫轉(zhuǎn)換時間為3 s，高低溫保持時間各15 min。硅通孔施加熱循環(huán)載荷至第7個循環(huán)時應力趨于穩(wěn)定，由于計算資源的限制，不可能對試驗的所有循環(huán)進行模擬，為了得到更為精確的結(jié)果，設定仿真運算8個循環(huán)[9]。采用P600-P3000粒度的碳化硅水砂紙對金相樣品進行磨制，再采用1 μm和0.05 μm的AlO懸浮拋光液進行最終拋光。采用掃描電子顯微鏡（Scanning Electronic Microscopy，SEM）對硅通孔結(jié)構(gòu)橫截面進行觀察。

2 模型的建立及參數(shù)的選擇

2.1 模型的建立和單元劃分

由圖1可知，各個硅通孔的結(jié)構(gòu)完全相同且呈周期性排列。為了便于分析，選取單個硅通孔的1/4為研究對象進行模型建立和單元劃分，即圖1中黑色方框中的部分。圖3（a）為單個硅通孔1/4結(jié)構(gòu)的幾何模型示意圖。

由于TSV結(jié)構(gòu)各個部位所產(chǎn)生的應力與應變不同，要求的計算精度也不一樣，因此采用映射劃分方式和自由劃分方式相結(jié)合的辦法來進行網(wǎng)格劃分。在Si和Cu相接觸的部位，由于Si和Cu極易因熱失配產(chǎn)生較大的熱應力，是易對TSV結(jié)構(gòu)可靠性產(chǎn)生影響的關鍵部位，故采用映射劃分的方式，可提高計算精度并對TSV結(jié)構(gòu)的應力應變進行定量分析。其他部位由于產(chǎn)生的熱應力相對較小且要求的計算精度不高，因此采用自由劃分的方式來縮減計算的時間。此外由于Si和Cu界面處的熱應力較大，在Si和Cu的界面處的網(wǎng)格劃分密度大于其他部位以獲得更為精確的計算結(jié)果，圖3（b）為網(wǎng)格劃分之后TSV結(jié)構(gòu)的有限元模型。

2.2 參數(shù)的選取及載荷的施加

TSV結(jié)構(gòu)的有限元模型主要涉及3種材料：Si、Cu和SiO，表1為Cu、SiO和Si的材料屬性。由于Si材料在所有工作過程中只發(fā)生彈性變形，故采用線彈性材料本構(gòu)模型描述Si材料在熱循環(huán)條件下的變形行為。Cu采用服從于von Mises屈服準則的多線性隨動強化材料本構(gòu)模型，描述其在熱循環(huán)載荷下的金屬塑性行為，Cu材料的楊氏模量值隨溫度變化而變化，TSV結(jié)構(gòu)的其他材料參數(shù)受溫度影響較小，因此假定其他材料參數(shù)不變。

3 計算結(jié)果與討論

3.1 熱循環(huán)下TSV結(jié)構(gòu)應力與應變分析

熱失配引起Cu和Si形變量不同而導致的應力集中是TSV結(jié)構(gòu)失效的主要原因，因此分析硅通孔結(jié)構(gòu)在熱循環(huán)載荷下的應力變化具有重要意義。圖4為熱循環(huán)第8個循環(huán)時封裝結(jié)構(gòu)的整體等效應力分布云圖。由圖4可知，TSV結(jié)構(gòu)在熱循環(huán)載荷下整體應力最大值位于頂部Cu焊盤角落附近的SiO層，整體應力最小值位于填充Cu柱與頂部Cu焊盤交界面的中心處，TSV結(jié)構(gòu)整體應力的變化趨勢是：從TSV結(jié)構(gòu)頂部Cu焊盤角落附近的SiO層向四周逐漸減小。

圖5為熱循環(huán)第8個循環(huán)時TSV結(jié)構(gòu)的整體等效應變云圖。由圖5可知，TSV結(jié)構(gòu)在熱循環(huán)載荷下整體應變的變化趨勢是：從TSV結(jié)構(gòu)頂部Cu焊盤角落附近的SiO層向四周逐漸減小，最大值位于頂部Cu焊盤角落附近的SiO層。

3.2 最易失效位置試驗驗證及分析

圖6為熱循環(huán)第8個循環(huán)125 ℃時Cu的等效應力云圖。由圖6可知，熱循環(huán)載荷下TSV結(jié)構(gòu)中Cu的等效應力最大值位于TSV結(jié)構(gòu)頂部Cu焊盤角落附近Cu和SiO的界面處，這與熱循環(huán)條件下TSV結(jié)構(gòu)應力與應變分析的結(jié)果相同。

分析以上結(jié)果可以得出結(jié)論，封裝結(jié)構(gòu)中最易失效位置在TSV結(jié)構(gòu)頂部Cu焊盤角落附近Cu和SiO的界面處。這是因為在熱循環(huán)過程中，Si和Cu的熱膨脹系數(shù)相差較大，Cu的膨脹使SiO層受到軸向的拉伸應力和徑向的壓應力。因此，如果該界面處的Cu失效，則TSV結(jié)構(gòu)整體將失效。圖7為-55～125 ℃熱循環(huán)2 000個循環(huán)后TSV結(jié)構(gòu)橫截面掃描電鏡圖，通過對試驗樣品的觀察，可以看出裂紋萌生的位置為Cu焊盤和SiO的界面處，從而驗證了以上模擬結(jié)果的正確性。

4 結(jié)語

在熱循環(huán)載荷下，TSV結(jié)構(gòu)整體等效應力與應變的最大值位于TSV結(jié)構(gòu)頂部Cu焊盤邊角附近的SiO層處。TSV結(jié)構(gòu)中最易失效位置在TSV結(jié)構(gòu)頂部Cu焊盤角落附近Cu和SiO的交界處，即熱循環(huán)導致的裂紋易在Cu焊盤和SiO界面處形成，該試驗結(jié)果與模擬分析結(jié)果一致，因此該位置為TSV結(jié)構(gòu)熱應力可靠性薄弱位置。

參考文獻：

[1] 龐學滿，周駿，梁秋實，等.基板堆疊型三維系統(tǒng)級封裝技術(shù)[J].固體電子學研究與進展，2021，41（3）：161-165.

[2] 周健，周紹華.3D封裝與硅通孔（TSV）技術(shù)[J].中國新技術(shù)新產(chǎn)品，2015（24）：13.

[3] 王碩，馬奎，楊發(fā)順.TSV可靠性綜述[J].電子技術(shù)應用，2021，47（2）：1-6.

[4] 張寧.三維集成中的TSV技術(shù)[J].集成電路應用，2017，34（11）：17-22.

[5] 何映婷.基于電-熱-力耦合的TSV熱力響應研究[D].西安：西安電子科技大學，2017.

[6] 袁琰紅，高立明，吳昊，等.硅通孔尺寸與材料對熱應力的影響[J].半導體光電，2013，34（2）： 255-258.

[7] LIANG J， NING M， DING C， et al. The effect of silicon anisotropy on the thermal stress of TSV structure of 3D packaging chip under thermal cyclic loads[C]//2021 22nd International Conference on Electronic Packaging Technology （ICEPT），2021： 1-4.

[8] 宋培帥，何昱蓉，魏江濤，等.三維封裝TSV結(jié)構(gòu)熱失效性分析[J].電子與封裝，2021，21（9）：13-18.