基于FPGA的雙路光纖激光拍頻信號(hào)解調(diào)電路設(shè)計(jì)

莫立濤，李宏偉，湛 暉，張昕明，黃 妍，呂國輝,*

(黑龍江大學(xué) a. 光纖傳感技術(shù)國家地方聯(lián)合工程研究中心; b. 電子工程學(xué)院，哈爾濱 150080)

0 引 言

基于光纖激光的傳感技術(shù)在信噪比、測量精度、抗干擾能力、遠(yuǎn)距離傳輸方面有明顯的優(yōu)勢[1]，尤其是在分布式和高精度光纖傳感測量中，激光拍頻探測[2-3]已成為微弱信號(hào)放大和高精度信號(hào)提取的關(guān)鍵技術(shù)。近年來，學(xué)者們?cè)诩す馀念l探測方面主要采用頻譜儀進(jìn)行測量射頻信號(hào)，這種儀器體積龐大、價(jià)格昂貴，難以在實(shí)際工程中得到應(yīng)用。有學(xué)者將射頻技術(shù)中的混頻技術(shù)應(yīng)用于拍頻信號(hào)處理，將GHz的頻率信號(hào)通過混頻降至中頻甚至更低，便于高速信號(hào)采集和信號(hào)處理，可有效降低系統(tǒng)對(duì)高速模數(shù)轉(zhuǎn)換和數(shù)據(jù)處理器件的要求，符合實(shí)際需求。本文以FPGA技術(shù)為核心，通過拍頻探測和混頻處理之后，應(yīng)用高速ADC將信號(hào)采集到FPGA中進(jìn)行處理，解調(diào)出激光的頻差信息，對(duì)降低光纖傳感系統(tǒng)的成本，促進(jìn)系統(tǒng)的小型化和集成化奠定基礎(chǔ)。

1 雙路激光拍頻解調(diào)

待解調(diào)的雙路單頻光纖激光器的波長間隔為5～30 pm，根據(jù)拍頻計(jì)算：

(1)

其中:波長λ=1 545.5 nm，光速c=3.0×108m·s-1，Δλ=5～30 pm，計(jì)算出理論上經(jīng)光電探測器輸出的拍頻電信號(hào)的頻率為0.63～3.77 GHz[4]。若直接通過高速ADC將射頻域拍頻信號(hào)采集到FPGA中進(jìn)行處理，對(duì)ADC的采樣速率要求高，采樣率在GHz的ADC價(jià)格昂貴，技術(shù)指標(biāo)要求高?？上葘⑴念l信號(hào)下變頻，再由高速ADC采樣到FPGA中進(jìn)行數(shù)字信號(hào)處理。電路的系統(tǒng)框圖見圖1。由圖1可見，兩臺(tái)中心波長為1 550.001～1 550.601 nm的單頻光纖激光器發(fā)出雙路激光信號(hào)，經(jīng)2×1耦合器在合束的過程中產(chǎn)生光的干涉，照射到光電探測器的光敏面上產(chǎn)生拍頻信號(hào)，探測器的響應(yīng)速度較快，能夠輸出拍頻電信號(hào)，信號(hào)的頻率為幾個(gè)GHz。在中頻信號(hào)調(diào)理電路中，拍頻信號(hào)經(jīng)0.05～6 GHz前級(jí)射頻運(yùn)算放大器的處理后送入混頻電路模塊，高增益的射頻放大器可放大微弱信號(hào)的功率值。在混頻電路中能夠?qū)⑸漕l域信號(hào)下變頻為中頻信號(hào)，其中混頻器可提供10 MHz至6 GHz的寬動(dòng)態(tài)范圍頻率轉(zhuǎn)換，本振信號(hào)發(fā)生器能夠輸出35～4 400 MHz的本振信號(hào)。再通過截止頻率為50 MHz的低通濾波器以及0.01～2 GHz后級(jí)中頻放大器的濾波放大后將信號(hào)傳輸?shù)紽PGA解調(diào)電路中，中頻調(diào)理后的拍頻電信號(hào)傳入高速ADC中進(jìn)行模數(shù)轉(zhuǎn)換，F(xiàn)PGA采集轉(zhuǎn)換好的時(shí)域信號(hào)經(jīng)FFT作用后實(shí)現(xiàn)時(shí)頻變換，從而解析出雙路激光的頻差信息，最后通過千兆網(wǎng)口通信，將測量信息傳輸至PC機(jī)上存儲(chǔ)與顯示。

圖1 雙路激光拍頻解調(diào)電路Fig.1 Dual laser beat frequency demodulation circuit

1.1 混頻電路

在混頻電路中，通過本振信號(hào)發(fā)生器產(chǎn)生射頻域本振信號(hào)與拍頻信號(hào)在混頻器中下混頻，將拍頻信號(hào)下變頻為中頻信號(hào)。電路輸出拍頻信號(hào)頻率為0.41～3.45 GHz，采用ADF4351頻率合成器芯片作為本振信號(hào)發(fā)生器的主控芯片，通過三線式串行接口配置ADF4351片內(nèi)寄存器，使其能夠任意輸出35～4 400 MHz的本振信號(hào)[5]，功率為-9～0 dBm。

混頻器是實(shí)現(xiàn)雙路激光拍頻解調(diào)的關(guān)鍵模塊，經(jīng)過前級(jí)射頻放大器處理后的拍頻信號(hào)需下混頻才能將信號(hào)搬移至中頻，通過混頻器調(diào)頻拍頻信號(hào)頻率降為50 MHz以內(nèi)的中頻信號(hào)，在此條件下更利于實(shí)現(xiàn)數(shù)字信號(hào)采樣，以及后續(xù)基于FPGA的拍頻信號(hào)頻率解調(diào)。根據(jù)電路設(shè)計(jì)指標(biāo)，ADL5801有源混頻器芯片較適合本設(shè)計(jì)，其功率轉(zhuǎn)換增益為1.8 dB，SSB噪聲系數(shù)為9.75 dB，輸入IP3為28.5 dBm，1 dB壓縮點(diǎn)為13.3 dBm，可提供10 MHz至6 GHz的寬動(dòng)態(tài)范圍頻率轉(zhuǎn)換。

基于ADL5801的內(nèi)部功能框圖見圖2。由圖2可見，主要由混頻器內(nèi)核、LO放大器、RF電壓電流轉(zhuǎn)換器、RF檢波器以及偏置電路組成。ADF4351輸出的本振信號(hào)經(jīng)LO放大器后進(jìn)入混頻器內(nèi)核，光電探測器輸出的拍頻信號(hào)被RF電壓電流轉(zhuǎn)換器轉(zhuǎn)換為射頻電流，與本振信號(hào)一起進(jìn)入混頻器內(nèi)核，偏置電路為各模塊提供基準(zhǔn)電流。此外，射頻輸入端口RFIP/RFIN的輸入功率為0～20 dBm，本振輸入端口LOIP/LOIN的輸入功率為-10～10 dBm，混頻輸出端口IFON/IFOP的輸出功率最大值為0 dBm。

圖2 ADL5801內(nèi)部功能Fig.2 ADL5801 internal function

1.2 FPGA內(nèi)高速ADC控制模塊設(shè)計(jì)

根據(jù)FPGA解調(diào)電路的設(shè)計(jì)需求，高速ADC選用Analog Devices公司生產(chǎn)的模數(shù)轉(zhuǎn)換芯片AD9653實(shí)現(xiàn)，該芯片為4通道、16位、采樣速率最高可配置為125MSPS的串行LVDS(低電壓差分信號(hào))模數(shù)轉(zhuǎn)換器[6]。根據(jù)AD9653芯片特性，所設(shè)計(jì)的高速ADC控制模塊的連接關(guān)系見圖3。

圖3 高速ADC控制模塊連接關(guān)系Fig.3 High speed ADC control module connection

模擬端，AD9653支持4通道同步模數(shù)轉(zhuǎn)換，而在本設(shè)計(jì)中，只需利用單通道。由于芯片的模擬輸入接口不存在直流偏置，在交流耦合中，需利用VCM引腳提供電平大小為VCM=AVDD/2的共模基準(zhǔn)電壓，AVDD為模擬電源引腳。

數(shù)字端，F(xiàn)PGA芯片與AD芯片以及外圍模塊相連，其中DCO±、FCO±、CLK_Driver±為時(shí)鐘引腳，DCO±、FCO±由AD芯片輸入FPGA內(nèi)，作為FPGA接收離散數(shù)據(jù)時(shí)的位對(duì)齊與幀對(duì)齊，CLK_Driver±則由FPGA輸入AD芯片內(nèi)部，作為供ADC工作的采樣時(shí)鐘，頻率大小為125 MHz。Data_H/Data_L為經(jīng)ADC轉(zhuǎn)換完成的單比特高8位數(shù)據(jù)與低8位數(shù)據(jù)，由AD9653輸入到FPGA內(nèi)部后，以差分幀輸出時(shí)鐘FCO±為基準(zhǔn)進(jìn)行串并轉(zhuǎn)換后由Data_CH接口輸出，供外圍其它模塊使用。Data_VLD為16位數(shù)據(jù)轉(zhuǎn)換完成標(biāo)志信號(hào)，每當(dāng)一幀數(shù)據(jù)轉(zhuǎn)換完成后，拉高Data_VLD信號(hào)。AD9653中的SPI接口由SDIO、SCLK和CSB 3個(gè)引腳組成，SCLK為串行時(shí)鐘引腳，用于同步寫入和讀取數(shù)據(jù)，時(shí)鐘頻率為25 MHz；SDIO為串行輸入輸出引腳，用于將數(shù)據(jù)寫入內(nèi)部寄存器或從內(nèi)部寄存器中讀取數(shù)據(jù)；CSB為片選引腳，低電平有效，用于控制啟用或禁用讀寫周期。在硬件電路設(shè)計(jì)中，SPI 3個(gè)引腳都直接與FPGA相連，由FPGA根據(jù)具體情況設(shè)置SPI引腳的電氣標(biāo)準(zhǔn)，通過SPI接口編程控制ADC內(nèi)部的結(jié)構(gòu)寄存器，為模數(shù)轉(zhuǎn)換器配置特定的功能或操作。由于AD9653默認(rèn)采樣率為20MSPS，因此需要通過SPI配置使其采樣率達(dá)到最高，即125MSPS。

在QuartusⅡ13.1開發(fā)環(huán)境中編寫高速ADC控制模塊RTL代碼以及測試文件，經(jīng)分析綜合后在Modelsim中的仿真波形見圖4，符合AD9653的工作時(shí)序。當(dāng)SPI配置完成，即初始化完成信號(hào)AD9653_int_done拉高時(shí)，SPI初始化成功，AD9653開始進(jìn)行數(shù)據(jù)傳輸。

圖4 AD9653控制模塊功能仿真Fig.4 AD9653 control module function simulation

功能仿真后，對(duì)高速ADC控制模塊進(jìn)行上板驗(yàn)證，其中信號(hào)發(fā)生器的模擬信號(hào)輸出端連接AD9653的通道一，AD9653的工作狀態(tài)受FPGA控制。設(shè)置信號(hào)發(fā)生器輸出頻率10 MHz、幅值2 V的正弦波信號(hào)后，將程序燒錄到FPGA芯片，通過Signal Tap Ⅱ Logic Analyzer(邏輯分析儀)軟件實(shí)時(shí)抓取信號(hào)線上的數(shù)據(jù)，以此觀察設(shè)計(jì)中內(nèi)部節(jié)點(diǎn)情況，在邏輯分析儀中，設(shè)置采樣時(shí)鐘頻率為50 MHz，采樣深度設(shè)置為64 k，得到的AD9653采樣波形見圖5。由圖5可見，對(duì)輸入數(shù)據(jù)解串行后，16位并口Data_CH顯示了所抓取到的10 MHz規(guī)律正弦波信號(hào)。

圖5 邏輯分析儀抓取到的ADC采樣波形Fig.5 Logic analyzer captures ADC sampling waveform

1.3 FPGA內(nèi)FFT數(shù)值處理模塊設(shè)計(jì)

雙路激光拍頻信號(hào)經(jīng)過混頻器、低通濾波器處理后得到50 MHz以內(nèi)的中頻信號(hào)，應(yīng)用高速ADC將中頻信號(hào)采集到FPGA解調(diào)電路中進(jìn)行數(shù)字信號(hào)處理，其中，F(xiàn)FT數(shù)值處理模塊是FPGA解調(diào)電路設(shè)計(jì)的核心。FFT數(shù)值處理模塊由脈沖控制模塊、FFT運(yùn)算模塊、FFT存儲(chǔ)模塊、FFT控制模塊、FFT取模模塊組成，通過FFT數(shù)值處理模塊完成點(diǎn)序列時(shí)頻變換，解析出雙路激光拍頻信號(hào)的頻譜信息。該模塊的計(jì)算量占到本設(shè)計(jì)中FPGA計(jì)算量的70%以上，因此提高FFT數(shù)值處理模塊的運(yùn)算效率可直接提升FPGA解調(diào)電路的實(shí)時(shí)性能。FFT數(shù)值處理模塊系統(tǒng)框圖見圖6。

圖6 FFT數(shù)值處理模塊功能Fig.6 FFT numerical processing module function

FFT的變換速度以及點(diǎn)數(shù)可提高FFT解調(diào)的實(shí)時(shí)性以及頻率分辨率。選擇Quartus Ⅱ 13.1提供的資源耗費(fèi)和吞吐量都較大的Streaming模式下的FFT_v13.1 IP核來完成時(shí)頻變換。配置該IP核的輸入數(shù)據(jù)長度=16 384，輸入序列為二進(jìn)制補(bǔ)碼格式的順序復(fù)數(shù)序列，轉(zhuǎn)換完成后分別倒序輸出轉(zhuǎn)換后序列的實(shí)部與虛部[7-8]。

在Quartus Ⅱ13.1FPGA開發(fā)環(huán)境中應(yīng)用Verilog HDL硬件描述語言按照模塊化的設(shè)計(jì)思想對(duì)各子模塊進(jìn)行了設(shè)計(jì)與仿真，構(gòu)建了FFT數(shù)值處理模塊。FFT數(shù)值處理模塊的工作原理如下：脈沖控制模塊pulse_ctrl輸出占空比約為0.4的脈沖信號(hào)pulse傳入FFT存儲(chǔ)模塊dcfifo1的寫請(qǐng)求端口wrreq，實(shí)現(xiàn)對(duì)經(jīng)ADC采集進(jìn)來的拍頻數(shù)字信號(hào)data_in的截取處理，將輸入數(shù)據(jù)的速率降為50 MHz。FFT存儲(chǔ)模塊緩存脈沖處理后的數(shù)字信號(hào)，當(dāng)存儲(chǔ)模塊不為空且由FFT運(yùn)算模塊，即FFT IP核傳遞給FFT控制模塊fft_ctrl的準(zhǔn)備完成信號(hào)fft_ready有效時(shí)，F(xiàn)FT存儲(chǔ)模塊的讀請(qǐng)求信號(hào)rdreq被拉高，控制存儲(chǔ)模塊讀取數(shù)據(jù)并傳遞到FFT運(yùn)算模塊的實(shí)部輸入數(shù)據(jù)信號(hào)線sink_real上，并使輸入數(shù)據(jù)能夠滿足FFT內(nèi)核所要求的Streaming I/O數(shù)據(jù)流格式，每一幀將16 384個(gè)采樣值傳入FFT 內(nèi)核，由于輸入數(shù)據(jù)只有實(shí)部，所以將FFT 內(nèi)核的虛部輸入數(shù)據(jù)信號(hào)線sink_imag接地。最后將每一幀時(shí)頻變換后得到的實(shí)部source_real與虛部source_imag依次送入FFT取模模塊data_modulus即可計(jì)算出雙路激光拍頻信號(hào)的模值，經(jīng)過16 384個(gè)時(shí)鐘周期后，將計(jì)算結(jié)果data_modulus以倒序方式依次存入外部存儲(chǔ)器中，完成FFT數(shù)值處理模塊全部計(jì)算。

通過Matlab生成10 MHz的模擬正弦波輸入文件讀取到Quartus Ⅱ13.1中，編寫FFT數(shù)值處理模塊測試文件，經(jīng)編譯后在Modelsim中的仿真波形見圖7。由圖7可見，3幀16 384點(diǎn)長度的FFT模值數(shù)據(jù)，即雙路激光拍頻信號(hào)3次FFT變換各頻率點(diǎn)下的幅值信息，由于FFT幅值結(jié)果具有對(duì)稱性，在每一幀中可以清晰地分辨出兩個(gè)成中心對(duì)稱的頻率成分，即10 MHz的正弦信號(hào)。每一幀數(shù)據(jù)的傳遞均由sop、eop、valid信號(hào)組成，且連續(xù)傳輸，滿足Streaming I/O數(shù)據(jù)流格式。在這種算法下完成數(shù)據(jù)錄入的時(shí)間點(diǎn)為360.504 961 μs,完成數(shù)據(jù)輸出時(shí)間點(diǎn)為484.752 936 μs，中間計(jì)算時(shí)間為124.247 975 μs。

圖7 FFT數(shù)值處理模塊功能仿真Fig.7 FFT numerical processing module function simulation

使用Matlab驗(yàn)證FFT數(shù)值處理模塊的Modelsim仿真結(jié)果，在Matlab中調(diào)用同樣的FFT算法對(duì)10 MHz時(shí)域數(shù)據(jù)進(jìn)行運(yùn)算，并且控制其余變量均相同，將Matlab運(yùn)算得到的結(jié)果與Modelsim仿真結(jié)果進(jìn)行比較，結(jié)果對(duì)比見圖8。由圖8可見，兩者計(jì)算產(chǎn)生的頻譜圖幾乎重合，能夠清晰地分辨出10 MHz信號(hào)的頻率譜峰，由于Matlab產(chǎn)生的計(jì)算結(jié)果可認(rèn)為是準(zhǔn)確的，因此FFT數(shù)值處理模塊的Modelsim仿真結(jié)果具有很高的準(zhǔn)確度，進(jìn)一步驗(yàn)證了在FPGA內(nèi)所設(shè)計(jì)的FFT數(shù)值處理模塊的正確性，在一定的誤差范圍內(nèi)，利用FFT數(shù)值處理模塊能夠?qū)崿F(xiàn)對(duì)拍頻信號(hào)頻譜數(shù)據(jù)的準(zhǔn)確解調(diào)。

圖8 Matlab與Modelsim仿真結(jié)果比較Fig.8 Comparison of simulation results between Matlab and Modelsim

2 電路測試

雙路光纖激光拍頻信號(hào)解調(diào)電路的總體測試流程見圖9。上電后首先初始化雙路激光信號(hào)的波長間隔、ADF4351本振信號(hào)發(fā)生器頻率以及功率值，然后根據(jù)實(shí)驗(yàn)指標(biāo)，即在5～30 pm內(nèi)手動(dòng)調(diào)整雙路激光波長間隔值，以及連續(xù)調(diào)整ADF4351輸出本振信號(hào)的頻率值，每次頻率步進(jìn)后，F(xiàn)PGA控制高速ADC連續(xù)采樣中頻調(diào)理后的拍頻信號(hào)并通過FFT數(shù)值處理模塊進(jìn)行時(shí)頻變換、取模。由于通過FFT變換得到的頻譜數(shù)據(jù)具有對(duì)稱性，因此每次取半幀，即8 192點(diǎn)數(shù)據(jù)長度的頻譜計(jì)算結(jié)果邊緩存邊通過千兆網(wǎng)絡(luò)發(fā)送至上位機(jī)存儲(chǔ)顯示，若頻譜圖中含有50 MHz以內(nèi)的頻率譜峰，說明下變頻完成，固定本振信號(hào)頻率值。最后分析確定出頻譜圖中信號(hào)的頻率值與本振信號(hào)頻率值相加，即可解析出雙路激光信號(hào)的頻差信息。

圖9 電路總體測試流程Fig.9 Overall circuit test flow

固定一臺(tái)單頻光纖激光器的波長為1 550.210 nm，在實(shí)驗(yàn)指標(biāo)范圍內(nèi)以5 pm為單位，通過逐次改變另一臺(tái)激光器的波長來調(diào)整雙路激光信號(hào)的波長間隔，通過實(shí)驗(yàn)得到的6組數(shù)據(jù)見表1，經(jīng)擬合得到的拍頻信號(hào)頻率值隨波長間隔變化關(guān)系見圖10。由圖10可見，雙路激光拍頻信號(hào)的頻率值隨波長間隔的增大而增大，兩者呈良好的線性關(guān)系。

圖10 拍頻信號(hào)頻率隨波長間隔變化關(guān)系Fig.10 Relationship between beat frequency and wavelength interval

表1 雙路激光拍頻探測電路測試數(shù)據(jù)Table 1 Test datas of dual laser beat frequency detection circuit

在5～30 pm范圍內(nèi)每次固定雙路激光波長間隔后，調(diào)整ADF4351本振信號(hào)發(fā)生器輸出信號(hào)的頻率值，使得經(jīng)光電探測器探測產(chǎn)生的射頻域拍頻信號(hào)與本振信號(hào)在混頻電路中發(fā)生混頻后，通過E4440A頻譜儀能觀測到50 MHz以內(nèi)的拍頻信號(hào)。波長間隔為30 pm時(shí)，當(dāng)調(diào)整本振信號(hào)發(fā)生器輸出3.407 GHz的信號(hào)時(shí)，頻譜儀中出現(xiàn)了47.0 MHz的中頻信號(hào)，見圖11。由于實(shí)驗(yàn)室環(huán)境信號(hào)干擾，頻域儀中加入了40 dB衰減，在0～50 MHz內(nèi)無其他頻率干擾信號(hào)，在高頻域有經(jīng)混頻器輸出的和頻以及其他組合頻率的信號(hào)，通過通帶截止頻率為50 MHz的橢圓低通濾波器濾除即可。

圖11 頻譜儀讀取混頻信號(hào)頻率值Fig.11 Spectrometer reads frequency value of mixing signal

現(xiàn)固定雙路激光信號(hào)波長間隔為5～30 pm內(nèi)的某個(gè)值，連續(xù)調(diào)整ADF4351本振信號(hào)發(fā)生器輸出信號(hào)的頻率值，當(dāng)頻率為1.013 GHz時(shí)，經(jīng)混頻濾波后上位機(jī)頻譜圖內(nèi)含有50 MHz以內(nèi)的頻率信號(hào)，在該條件下得到的頻譜圖見圖12，由于采樣頻率為125MSPS，F(xiàn)FT變換點(diǎn)數(shù)為16 384點(diǎn)，根據(jù)下式：

圖12 上位機(jī)實(shí)時(shí)解調(diào)頻譜Fig.12 Real time demodulation spectrum of upper computer

Δf=fs/N

(2)

可計(jì)算出頻率分辨率約為7.6 kHz。可見，存在一定噪聲，但仍能夠清晰地分辨出25.7 MHz信號(hào)的頻率譜峰，將其與本振信號(hào)的頻率值相加即可解析出雙路激光信號(hào)的頻差信息。

3 結(jié) 論

將模擬與數(shù)字、混頻技術(shù)與FFT時(shí)頻變換相結(jié)合，設(shè)計(jì)了一種小型化、低成本、高分辨率、實(shí)時(shí)性好的基于FPGA的雙路光纖激光拍頻信號(hào)解調(diào)電路。經(jīng)實(shí)驗(yàn)證明，本電路可以實(shí)現(xiàn)5～30 pm內(nèi)雙路光纖激光波長間隔的實(shí)時(shí)解調(diào)，應(yīng)用于光纖傳感系統(tǒng)中，能夠準(zhǔn)確推測出外界傳感信息作用的大小。