淺議PCB設(shè)計中的注意事項

王毅

摘要：PCB設(shè)計水平直接決定了電子成品的最終質(zhì)量，因此應(yīng)當(dāng)高度重視設(shè)計工作中的注意事項。本文重點分析了PCB設(shè)計中元器件布局與布線方面的設(shè)計技術(shù)要點，以期對實際PCB設(shè)計工作具備一定的指導(dǎo)作用。

關(guān)鍵詞：PCB;PCB設(shè)計;元器件布局

PCB，即印制電路板，是承載電子元器件、實現(xiàn)電子元件與器件連接的重要載體，PCB的設(shè)計水平是影響電子成品質(zhì)量的決定性因素。因此，在進(jìn)行PCB設(shè)計時，應(yīng)當(dāng)熟練掌握PCB在設(shè)計環(huán)節(jié)的技術(shù)重點與難點，優(yōu)化PCB的設(shè)計方法與技巧，從而有效提升PCB的設(shè)計與制作水平。

一、元器件布局

元器件布局就是指將所需的電子元件與器件合理的布置于PCB的布線區(qū)域之中的過程。元器件布局是否科學(xué)合理，不僅會直接影響到后續(xù)布線環(huán)節(jié)，還會影響到整個PCB的綜合性能。因此進(jìn)行元器件布局時，應(yīng)當(dāng)在保證PCB性能的基礎(chǔ)上，盡量將電子元器件整齊、緊湊地布置在PCB的布線區(qū)域，從而實現(xiàn)縮減電子元器件之間不必要的連接的目的。

1.1保證PCB的性能

1）保證信號傳輸通暢

應(yīng)參照電路設(shè)計流程，合理布置各功能單元，使整體電路布局更加利于信號的傳輸，保證輸入與輸出信號、高電平與低電平之間盡量不形成交叉，從而盡可能地縮短信號傳輸路徑。

2）防止干擾

在布置電子元器件時，應(yīng)當(dāng)根據(jù)電子元器件的電壓大小、電路類型、傳輸速度大小、電流強(qiáng)弱等參數(shù)將其分為不同的部分，以免出現(xiàn)電磁干擾。若PCB上存在數(shù)字、模擬這兩類電路時，應(yīng)當(dāng)將這兩類電路的接地導(dǎo)線與電力供應(yīng)系統(tǒng)進(jìn)行完全隔離開來，如果條件允許的情況下，可以把這兩類電路布置在不同的層之中。通過這樣的操作，能夠有效降低共阻抗耦合、輻射和交擾現(xiàn)象;時鐘電路與高頻電路是PCB中最常見的干擾源，因此應(yīng)當(dāng)將其布置與遠(yuǎn)離敏感電路的位置。

3）注意散熱

發(fā)熱性強(qiáng)的元器件應(yīng)當(dāng)均勻、整齊地布置于PCB上，使其能夠充分散熱，除了具有溫度監(jiān)測功能的元器件之外，所有的熱敏性元器件應(yīng)當(dāng)布置于遠(yuǎn)離發(fā)熱性強(qiáng)的元器件的位置。

1.2保證PCB的工藝性

1）簡化貼裝流程

在進(jìn)行元器件的貼裝操作時，應(yīng)將盡量將元器件布置于同一面，以簡化整個貼裝流程。

2）確定元器件間距離

元器件之間能夠達(dá)到的最小距離由元器件自身尺寸與性能特點所決定，通常來說，最小距離應(yīng)當(dāng)超過0.2mm—0.3mm，元器件與PCB邊緣的最小距離應(yīng)當(dāng)超過2mm。

3）保證朝向一致

元器件的朝向和緊湊程度與空氣對流情況直接相關(guān)。因此在進(jìn)行安裝時，應(yīng)當(dāng)保證元器件在朝向上保持一致，從而加強(qiáng)空氣對流效果。

二、布線

不少設(shè)計者在進(jìn)行PCB設(shè)計時，通常傾向于自動布線。對于純數(shù)字電路的PCB而言，這樣操作是可行的，是沒有問題的。但如果PCB中存在多種電路類型時，仍然使用自動布線會造成不少問題，甚至影響到PCB的整體性能。所以，如果PCB中存在不同類型的電路應(yīng)當(dāng)使用手工布線的方式，應(yīng)著重留意以下幾方面問題：

2.1優(yōu)化導(dǎo)線布置

1）適度增加寬度

PCB導(dǎo)線能夠達(dá)到的最小寬度是由導(dǎo)線和基板之間的粘附性與通過這二者的電流強(qiáng)度所決定的。因此，在選擇導(dǎo)線時，可選擇寬度較大的導(dǎo)線，特別是電源出的導(dǎo)線和接地的導(dǎo)線，就算是PCB布線區(qū)域面積較為優(yōu)先的情況下，最小寬度也應(yīng)當(dāng)超過1mm。而對于接地導(dǎo)線而言，如果存在局部位置無法加寬導(dǎo)線，也必須在其他可加寬的位置加寬導(dǎo)線，從而盡可能地減少電阻。若導(dǎo)線全長超過80mm，就算通過電流強(qiáng)度不高，也應(yīng)當(dāng)增加導(dǎo)線寬度，從而降低導(dǎo)線中電壓降對電路性能產(chǎn)生的影響。

2）盡量縮短導(dǎo)線長度

進(jìn)行PCB設(shè)計時，應(yīng)當(dāng)盡量縮短元器件間導(dǎo)線長度，從而降低干擾和串?dāng)_現(xiàn)象，并減少雜散電抗與輻射的產(chǎn)生。如果PCB中存在場效應(yīng)管柵極、三極管的基極和高頻回路，更應(yīng)當(dāng)盡量地縮短導(dǎo)線長度。

3）盡量加寬間距

進(jìn)行PCB設(shè)計時，應(yīng)當(dāng)注意相鄰導(dǎo)線的間距大小是否符合相關(guān)要求，從而盡量避免串?dāng)_和電壓擊穿的產(chǎn)生。為了方便后續(xù)制作環(huán)節(jié)，應(yīng)當(dāng)在條件允許的情況下，應(yīng)可能地加寬相鄰導(dǎo)線的間距。

4）保證路徑寬度

在數(shù)字回路中數(shù)字信號從驅(qū)動器流至負(fù)載的過程中，其回路路徑的寬度值應(yīng)當(dāng)為一個常數(shù)。增減這個寬度，會導(dǎo)致回路路徑的各種阻抗發(fā)生變化，從而造成回路中阻抗不均衡的問題。所以，在條件允許的情況下，應(yīng)當(dāng)盡量保持該寬度值不變。在進(jìn)行導(dǎo)線布置時，應(yīng)當(dāng)進(jìn)步不要將導(dǎo)線拐角布置為直角或銳角，拐角度數(shù)應(yīng)保證超過90°，如圖1所示。若存在兩條導(dǎo)線以銳角的形式相連時，應(yīng)將銳角改為圓形。

2.2 控制孔徑和焊盤尺寸

在進(jìn)行PCB設(shè)計時，應(yīng)當(dāng)保證元器件各個安裝孔的尺寸能夠與其導(dǎo)線相適應(yīng)，一般應(yīng)當(dāng)保證元器件安裝孔的直徑比元器件導(dǎo)線的直徑大0.15—0.3mm之間。一般而言，數(shù)字電路封裝的引腳和大部分小型元器件可采用0.8mm直徑的安裝孔，焊盤的直徑則應(yīng)當(dāng)控制在2mm左右。而針對直徑較大的焊盤，為提升其粘附性，應(yīng)當(dāng)控制好焊盤直徑與安裝孔直徑的比值：環(huán)氧玻璃基板比值應(yīng)當(dāng)控制在2左右，苯酚紙基板應(yīng)當(dāng)控制在2.5～3這個范圍內(nèi)。

金屬化孔（VIA）常用在多層級的PCB設(shè)計工作中，其能夠達(dá)到的最小直徑由基板厚度決定，一般金屬化孔直徑與基板厚度的比值應(yīng)當(dāng)為1：6。在高速信號通過時，金屬化孔會產(chǎn)生1—4nH的電感與0.3—0.8pF的電容，所以在布置高速信號通道時，金屬化孔應(yīng)該盡量限制在最小值。而針對高速的并行線（地址、數(shù)據(jù)線），在PCB的層數(shù)無法增加的情況下，則應(yīng)該保證各信號線金屬化孔的數(shù)量一致，并且在條件允許的情況下，盡可能減少孔數(shù)。如果條件允許的情況下，可布置導(dǎo)線保護(hù)環(huán)或保護(hù)線，從而起到降低振蕩產(chǎn)生、優(yōu)化線路性能的效果。

2.3優(yōu)化地線設(shè)計

如果PCB中地線設(shè)計不合理，會導(dǎo)致PCB內(nèi)產(chǎn)生電流干擾，使得整個電路無法正常工作。一點接地的方式是降低地線電流干擾的有效途徑。該方式是指將PCB中所有接地導(dǎo)線都同一連接到一個接地點，并以此接地點為PCB的零電位參考點。

一點接地可分為串聯(lián)一點接地和并聯(lián)一點接地兩種形式，如圖2所示。串聯(lián)式連接方式更為簡單，各電路共用一根地線，電路間的接地導(dǎo)線長度較短，因此其電阻值也較小，多用于電氣機(jī)柜內(nèi)部的接地處理;并聯(lián)式各電路均存在一根接地導(dǎo)線，并且各個接地導(dǎo)線均與同一接地點相連，因此各個電路的地電位只受到該電路的接地阻抗的影響，與其他電路各參數(shù)無關(guān)。進(jìn)行一點接地處理時，應(yīng)當(dāng)注意以下幾個要點：

1）應(yīng)當(dāng)盡量控制走線長度，從而最小化導(dǎo)線內(nèi)產(chǎn)生的電感。

2）若選擇串聯(lián)式，其公用地線應(yīng)當(dāng)盡可能安裝于PCB的邊緣處。應(yīng)盡量選用銅箔接地線，可有效提升屏蔽能力。

3）在多層PCB中，可布置接地層，并將接地層設(shè)計為網(wǎng)狀結(jié)構(gòu)。該結(jié)構(gòu)的各個網(wǎng)格之間的距離不宜過大，因為接地導(dǎo)線的一大重要功能便是為傳輸信號提供是回流路徑，若各個網(wǎng)格間的距離太寬，會使得生成的信號環(huán)路面積過大，從而造成輻射和敏感性等現(xiàn)象。

三、PCB抗干擾設(shè)計

在PCB中產(chǎn)生電磁干擾的原因主要包括干擾源、傳播途徑、敏感器件這三個途徑。因此，抗干擾設(shè)計就應(yīng)當(dāng)針對這三個途徑進(jìn)行優(yōu)化與改善。下文就PCB抗干擾設(shè)計的常出現(xiàn)的三方面問題進(jìn)行分析。

3.1 電源和地線

如果PCB中的電源導(dǎo)線與接地導(dǎo)線布置合理，可有效降低電磁干擾的產(chǎn)生;但若是布置不合理，則會形成系統(tǒng)環(huán)路，從而導(dǎo)致噪聲的產(chǎn)生，如圖3所示，便是在電源導(dǎo)線與接地導(dǎo)線布置上使用了不同路線造成的不合理問題：

對圖3電路進(jìn)行優(yōu)化，如圖4所示，使電源導(dǎo)線靠近接地導(dǎo)線，可有效降低電磁干擾的產(chǎn)生。

3.2去耦電容配置

在PCB干擾設(shè)計中，一種常用的方式是在PCB關(guān)鍵位置布置適配的去耦電容。其應(yīng)當(dāng)遵頊的操作原則為：

1）電源輸入端應(yīng)當(dāng)跨接一個電容大小在10～100uf范圍內(nèi)的去耦電容。若條件允許，可接100uf以上的去耦電容。

2）PCB上每一個元器件應(yīng)當(dāng)并接一個電容大小在0.01μF～0.1μF范圍的去耦電容，以降低元器件對電源的干擾。

3）RAM、ROM等元件抗干擾性較差，應(yīng)在電源和接地導(dǎo)線之間布置一個去耦電容。

4）去耦電容的導(dǎo)線不宜過長，尤其是高頻旁路電容不得布置導(dǎo)線。

3.3 切斷干擾傳播途徑

PCB抗干擾設(shè)計中另一項有效措施則是切斷電磁干擾的傳播路徑，常見的方式有以下幾種：

1）優(yōu)化電源設(shè)計，降低電源處噪音。PCB上多數(shù)元器件對于電源噪音較為敏感，可通過在電源處布置濾波電路或穩(wěn)壓器的方式，降低電源處噪音對于電路元器件的電磁波干擾。

2）若單片機(jī)上的I/O被用作控制電機(jī)等產(chǎn)生噪音的部件，則可用磁珠或100Ω的阻抗隔離I/O與噪音源。

3）優(yōu)化晶體振蕩器的布線。晶體振蕩器應(yīng)當(dāng)盡可能地緊靠元器件的管腳，并通過接地導(dǎo)線隔離時鐘區(qū)域;晶體振蕩器的外殼應(yīng)當(dāng)可靠接地。

四、結(jié)語

綜上，PCB設(shè)計關(guān)乎最終電子成本的性能與質(zhì)量，因此進(jìn)行高度重視PCB的設(shè)計環(huán)節(jié)，了解設(shè)計工作中常見的問題與技術(shù)要點，優(yōu)化元器件布局與布線，從而提高成品的可靠性與穩(wěn)定性。

參考文獻(xiàn)

[1]林秀鳳.PCB設(shè)計流程與經(jīng)驗分析[J].河南科技，2020，39（35）：59-61.

[2]楊純璞.高速PCB優(yōu)化方法研究[A].天津市電子學(xué)會、天津市儀器儀表學(xué)會.第三十五屆中國（天津）2021’IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會議論文集[C].天津市電子學(xué)會、天津市儀器儀表學(xué)會：天津市電子學(xué)會，2021：4.

[3]楚義.PCB設(shè)計應(yīng)注意的一些問題[J].電子質(zhì)量，2003（6）：58-58.

[4]魏輝，董蘊(yùn)華.PCB設(shè)計中需要注意的幾個問題[J].河南機(jī)電高等?？茖W(xué)校學(xué)報，2004，012（004）：50-52.

[5]劉生建.淺談PCB設(shè)計中容易忽略的兩個問題[J].龍巖師專學(xué)報，2003.