一種用于MEMS加速度傳感器的低功耗低噪聲全差分電路

張 航，金湘亮，楊 柳

?

一種用于MEMS加速度傳感器的低功耗低噪聲全差分電路

張 航，金湘亮，楊 柳

（湘潭大學(xué) 微電子科學(xué)與工程系，湖南 湘潭 411105）

設(shè)計了一種用于MEMS加速度傳感器的低功耗低噪聲的全差分電路，采用套筒式電路結(jié)構(gòu)，增加了輸出阻抗，減少了功耗和噪聲。適當(dāng)?shù)墓材７答?，提高了環(huán)路足夠的補(bǔ)償，避免了輸出信號的失真，確保獲得好的相位裕度以及一個快速的反應(yīng)。在0.5 μm CMOS工藝模型下，Cadence Spectre電路仿真的結(jié)果表明，電源電壓為5 V，頻率的范圍是0.1 Hz到100 MHz時，得到電路的噪聲大小是5.777 891 μV·Hz–1/2，功耗大小為41.768 mW，版圖的面積為1834.18 μm×1446.87 μm。這一電路可以用于地震監(jiān)測以及石油勘探等領(lǐng)域。

低功耗；低噪聲；全差分電路；套筒式；共模反饋；版圖

在過去的幾十年里，MEMS（Microelectro Mechanical System）加速度傳感器在模擬電路設(shè)計研究領(lǐng)域已經(jīng)變得越來越具有挑戰(zhàn)性和吸引力。在日常生活領(lǐng)域中[1-3]，應(yīng)用于移動電話上的觸摸屏，也是MEMS加速度傳感器的一個常見示例。帶有高精度特性的模擬技術(shù)幫助科研人員實現(xiàn)了低功耗以及擴(kuò)充了輸出電壓擺幅（動態(tài)范圍）的性能。此外，在適當(dāng)?shù)碾娫措妷合?，為了實現(xiàn)寬的輸出電壓擺幅，全差分電路是非常適合被采用的電路之一。另一方面，絕大多數(shù)模擬電路前置運(yùn)放中，全差分電路都被用于降低閃爍噪聲、提高增益以及降低功耗。但是，全差分電路應(yīng)用的必不可少的條件之一是需要電路具有相對高的環(huán)路增益[4]。

在傳統(tǒng)的電路里，比較常見的運(yùn)算放大器主要有兩級運(yùn)算放大器、增益提高運(yùn)算放大器、折疊式共源共柵電路以及套筒式共源共柵電路[5-7]。雖然兩級運(yùn)放和增益提高運(yùn)放電路的增益高，電壓輸出擺幅較大，但是相較于折疊式共源共柵電路以及套筒式共源共柵電路來說，前者的速度較慢，一般不宜作為前置運(yùn)算放大器。而折疊式共源共柵電路相較于套筒式共源共柵電路而言，它的功耗較高，并且電路中的噪聲也很大。因此，選擇套筒式共源共柵結(jié)構(gòu)作為本文的研究對象。

本文設(shè)計的全差分套筒式共源共柵運(yùn)放CMOS結(jié)構(gòu)相對于單端信號來說，可以有效地抑制電壓失真，增大最大的輸出電壓擺幅。通過全差分電路結(jié)構(gòu)，共模電平被干擾，抑制共模噪聲，對環(huán)境有更強(qiáng)的抗干擾能力。同時，差動電路的偏置更加簡單和有更高的線性度[8]。本設(shè)計電路相對簡單，易于實現(xiàn)，通過共模反饋電路，使輸出更加平穩(wěn)。

圖1表示為MEMS加速度傳感器系統(tǒng)框圖。在地震監(jiān)測和石油勘探等領(lǐng)域，檢測到振動的加速度信號被傳感器接收，通過內(nèi)部的物理關(guān)系轉(zhuǎn)換，得到相應(yīng)的輸出電壓。在控制系統(tǒng)的調(diào)控下，輸出電壓負(fù)反饋作用于傳感器，使得傳感器調(diào)整上下極板的電容差，最終使輸出趨于穩(wěn)定。而本文研究的主要部分是檢測電路（全差分電路），具有承上啟下的作用。

圖1 MEMS加速度計系統(tǒng)框圖

1 傳統(tǒng)的差分電路

在傳統(tǒng)的差分電路里，輸出電壓擺幅是全差分電路輸出擺幅的一半[9-10]。傳統(tǒng)的差分電路如圖2所示，它的輸出電壓擺幅表達(dá)式如方程式（1）所示。

圖2 基本的套筒式共源共柵電路

相對于折疊式電路，套筒式電路具有低噪聲、低功耗以及更加精確的偏置電壓VBIAS的優(yōu)勢，因此在本文中更傾向于選擇套筒式結(jié)構(gòu)作為主結(jié)構(gòu)[11-12]。輸出電壓表達(dá)式可以寫為：

一般來說，共模反饋分為如下幾個步驟：首先電路可以檢測到輸出的共模電平，然后將得到的電平與設(shè)定的參考電壓作比較。通過比較之后，最后誤差反饋到運(yùn)算放大器的偏置網(wǎng)絡(luò)。對比基本的差分電路，本文采用的是帶共模反饋的全差分結(jié)構(gòu)。這種情況下，MOS管的輸出和輸入電阻增加，就會有效地提高電路的差分增益，同時避免了鏡像極點(diǎn)。相對于折疊式結(jié)構(gòu)，在套筒式結(jié)構(gòu)中選用的MOS管數(shù)量更少，這就可以充分實現(xiàn)低功耗以及低噪聲。此外，在相同的情況下，折疊式電路結(jié)構(gòu)產(chǎn)生的功耗是套筒式電路結(jié)構(gòu)功耗的2到3倍。電路應(yīng)用了電阻共模反饋，此結(jié)構(gòu)可以使得整個電路更加穩(wěn)定。

從圖2可以看出，電路中的電流從其他兩縱路支路匯集到MOS管M1，MOS管M1的漏極，MOS管M2以及MOS管M9相連。因此，M1中的電流大小是M2與M9中的電流值之和。為了改善輸出的情況，保證電路穩(wěn)定性而用CMFB（Common Mode Feedback）。在下一部分，會詳細(xì)地描述CMFB，它能克服工藝的變化。簡單來說，展現(xiàn)了一個新的全差分電路分析[13-14]。

2 全差分電路設(shè)計與分析

表1是電路設(shè)計參數(shù)表。工藝是0.5 μm，電源電壓是5 V，環(huán)路增益不低于120 dB，噪聲大小不超過15 μV·Hz–1/2，功耗小于50 mW。

表1 設(shè)計參數(shù)表

Tab.1 The table of design parameters

電路的整體結(jié)構(gòu)如圖3所示，電路中的電容與電阻對稱分布，起到匹配以及濾波的作用。其后的減法器和緩沖器擴(kuò)展了電路的帶寬。全差分電路核心結(jié)構(gòu)如圖4所示。電路的輸入對管是PMOS，可以有效地減少閃爍噪聲。同時，兩級的電路結(jié)構(gòu)最大化實現(xiàn)了增益的增加。此外，第二級用級聯(lián)結(jié)構(gòu)提高了電路的輸出阻抗，這就是說，這一結(jié)構(gòu)可以改善第二級的增益。另外，雙端輸出的電路結(jié)構(gòu)提升了輸出電壓擺幅。

圖3 整體電路結(jié)構(gòu)

現(xiàn)分析CMFB檢測理論。當(dāng)R1與R2的阻值相等的時候，輸出的共模電壓可以表示為：

對比Vref，它能夠控制第一級的尾電流。從負(fù)反饋角度來看，當(dāng)Vout,CM增加，也就是VSG,M5降低。產(chǎn)生的結(jié)果是，MOS管MN5中的電流變小，這就導(dǎo)致VG,MN5變小以及VG,MN1變小。利用MOS管之間的寬長比例關(guān)系，可以得到不同支路的直流電流的大小。

當(dāng)PD是低電平的時候（即電路正常工作），MOS管MN3，MN3’，MN4和MN6關(guān)斷。這時候M7開啟，從而使得M7工作在飽和區(qū)。假設(shè)此時通過M7的電流大小為REF，考慮到此時MOS管寬長比的比例關(guān)系，d,M1的大小為5REF。電流可以用下面的表達(dá)式描述：

式中，和分別指的是MOS管的寬和長。

對于第二級的情況，d,MP2的大小為2REF。

此外，d,MP3的大小為1/5REF，流過M5的電流d,M5大小為1/10REF。具體的電流分配關(guān)系如下：

飽和區(qū)電流的表達(dá)式可以描述如下：

式中，TH代表的是MOS管的閾值電壓。

CMFB產(chǎn)生電壓01和02，經(jīng)過電阻R1和R2之后得到電壓0。正是因為CMFB，可以得到更好的輸出電壓。通過方程（7）和（8），能夠很清楚地看到電流的大小依賴于/的比值，遷移率以及閾值電壓TH。一般說來，可以通過改變MOS管的/比值和個數(shù)，從而改變電流值。另外，MN1和MN1’也限制了MOSFET的電流大小[15]。電路中總的靜態(tài)功耗大小可以用方程（9）描述：

式中：VDD和VSS的大小分別是5 V和–5 V；total是連接VDD與VSS所有支路的電流之和。

3 仿真結(jié)果與分析

基于0.5 μm CMOS工藝模型下，采用Cadence Spectre軟件對本文所設(shè)計電路進(jìn)行仿真。如圖6所示，電路的環(huán)路增益達(dá)到了143.6 dB（在27 ℃室溫下，頻率的范圍從0.1 Hz到100 MHz），電路的噪聲達(dá)到了5.777 891 μV·Hz–1/2?？偟碾娏靼械碾娏髦?。在此基礎(chǔ)上，電路的總功耗大小為41.768 mW。

在這種情況下，計算d,M6和d,MN2，能夠得到兩者的數(shù)值大小分別是REF和5REF。環(huán)路增益的仿真模型如圖5所示，輸入的直流電壓大小為0 V，同相輸入端和反相輸入端的交流電壓大小分別為0.5 V 和–0.5 V。假定輸入信號均為理想信號，PD = –5 V以及REF=200 μA。通過圖6的仿真曲線可以得到環(huán)路增益大小為143.6 dB，仿真的結(jié)果符合設(shè)計的指標(biāo)。

圖5 環(huán)路增益的仿真模型

圖6 環(huán)路增益與頻率的關(guān)系曲線

圖7分析的是電路的穩(wěn)定性，輸出端的電阻和電容串聯(lián)起到一定的濾波作用。電路中使用了理想的探針，使得輸出更加趨于穩(wěn)定。圖8的結(jié)果表明：環(huán)路增益帶寬是4.327 MHz以及相位裕度的大小為72.66°。

圖7 穩(wěn)定性仿真模型

本文與其他文獻(xiàn)的噪聲和功耗性能參數(shù)比較如表2所示。本電路設(shè)計簡單，易于實現(xiàn)，增加了共模反饋，使得輸出更加平穩(wěn)，并且顯示出了更好的噪聲和更低的功耗。

圖8 全差分電路穩(wěn)定性曲線

表2 與其他發(fā)表電路性能比較

Tab.2 The performance comparison of published circuits

對于低功耗和低噪聲仿真的結(jié)果列在表2中?；诒碇械臄?shù)據(jù)，可以得到噪聲的大小是5.777 891 μV·Hz–1/2，功耗的值為41.768 mW。

本論文中的電路前仿和后仿如表3所示。由表3可見，前仿和后仿的結(jié)果也十分接近，這說明本電路設(shè)計比較合理。

表3 本設(shè)計前仿與后仿結(jié)果

Tab.3 Pre-simulation and post-simulation results

通過用四方交叉的設(shè)計技術(shù)來實現(xiàn)版圖高度匹配性和復(fù)雜性，從而改善了輸出的精確性。電路的版圖如圖9所示，版圖的面積大小是1834.18 μm ×1446.87 μm。

圖9 全差分電路版圖

4 結(jié)論

本文是在傳統(tǒng)的差分電路的基礎(chǔ)上增加了共模反饋結(jié)構(gòu)，設(shè)計了一種低噪聲低功耗的全差分運(yùn)算放大器。該電路簡單，易于調(diào)試，極好地優(yōu)化了電路的功耗和噪聲。在0.5 μm CMOS工藝模型下，采用Cadence Spectre軟件對本文所設(shè)計電路進(jìn)行仿真。室溫27℃，電源電壓給5 V，設(shè)計出的全差分運(yùn)算放大器電路的版圖面積為1834.18 μm×1446.87 μm。電路的噪聲大小僅為5.777 891 μV·Hz–1/2，功耗僅為41.768 mW。

[1] YU C L, MAO L H, XIAO X D, et al. A standard CMOS fully differential transimpedance amplifier with an integrated differential photodetector for optical communication and interconnection [J]. Sci Chin: Inf Sci, 2010, 40(9): 1281-1292.

[2] XIAO Y C. The condition and application of MEMS sensor [J]. Chin High-Tech Enterp, 2016, 35(6): 46-47.

[3] XU H, CHANG B, HAO X L. The development and application of MEMS sensor [J]. Wireless Internet Technol, 2016, 36(3): 95-96.

[4] LI Y P, HE C D, ZHANG J T. Design and analysis of capacitive MEMS ultrasonic sensor [J]. Transducer Microsyst Technol, 2014, 33(11): 73-74.

[5] SHI Z F, WANG W D. A design of fully differential gain-boosted operational amplifier [J]. Chin J Electron Devices, 2015, 38(1): 78-82.

[6] WANG D Z, REN Z X, GU Q B. Design of a novel fully differential on-chip inductor [J]. Microelectronics, 2016, 46(6): 818-820.

[7] SONG Q W, ZHANG Z P. Design of a novel high-speed fully-differential CMOS operational amplifier [J]. Modern Electron Tech, 2012, 35(4): 166-169.

[8] MA L, YANG Z F, HUANG W K. A pre-fully differential operational amplifier with lower high-frequency noise [J]. Microelectron Comput, 2012, 29(8): 102-106.

[9] ZHU J N, YANG B, JIANG Y F. Analysis and design of a high gain fully differential operational amplifier [J]. Microelectronics, 2015, 45(6): 714-716.

[10] TANG X L, LIU K Z, WANG L F. Design of high-performance fully differential operational amplifier [J]. J Hebei Univ Sci Technol, 2012, 33(1): 50-55.

[11] LUO P, PANG Y. Analysis and design of a low noise high CMRR operational amplifier [J]. Digit Commun, 2014, 41(2): 77-80.

[12] CHEN C Y, HEI Y, HU X Y. A chopper-stabilized operational amplifier for sensor signal detection [J]. Microelectronics, 2012, 42(1): 17-19.

[13] RAZAVI B. 模擬CMOS集成電路設(shè)計[M]. 陳貴燦, 程軍, 譯. 西安: 西安交通大學(xué)出版社, 2002: 123-125.

[14] NGUYEN T K, KIN C H, IHM G J, et al. CMOS low-noise amplifier design optimization technique [J]. IEEE Trans Microwave Theory Tech, 2004, 52(5): 1433-1442.

[15] MA H, HUANG Q, QIN M, et al. Modeling and simulation of a novel capacitive temperature sensor [C]//IEEE 9th International Conference on Solid-State and Integrated Circuit Technology, Beijing. NY, USA: IEEE, 2008.

[16] LUO Z Y, LI W, LI N, et al. Design and simulation of a low power amplifier [J]. Res Prog Solid State Electron, 2008, 28(4): 554-558.

[17] WANG W, WU W, FENG Q, et al. Design of low-power CMOS RF lower noise amplifier [J]. Infrared Laser Eng, 2009, 44(5): 1587-1592.

（編輯：陳豐）

A low power, low noise fully differential circuit for MEMS acceleration sensor

ZHANG Hang, JIN Xiangliang, YANG Liu

(Department of Microelectronic Science and Engineering, Xiangtan University, Xiangtan 411105, Hunan Province, China)

A low power and low noise with fully differential circuit for MEMS acceleration sensor was described. Folded cascode structure was adopted for the sake of increasing output impedance, decreasing power and reducing noise. In this way, proper common mode feedback structure compensates the loop circuit, avoids the output signal’s distortion, ensures that phase margin is better and gets a quicker response. Based on 0.5 μm CMOS process, the results of Cadence Spectre circuit simulation show that when supply voltage is 5 V, the noise of circuit is 5.777 891 μV·Hz–1/2and the power reaches 41.768 mW in the frequency range from 0.1 Hz to 100 MHz. In addition, the area of layout is 1834.18 μm×1446.87 μm. For the specific performance, it can be used in earthquake forecast, oil detection and so on.

low power; low noise; fully differential circuit; folded cascode; common mode feedback; layout

10.14106/j.cnki.1001-2028.2017.11.007

TN43

A

1001-2028（2017）11-0038-05

2017-09-26

金湘亮

國家自然科學(xué)基金資助項目（No. 61274043; No. 61233010）

金湘亮（1972－），男，湖南邵陽人，教授，主要從事傳感器、集成電路電路研究與設(shè)計，E-mail: jinxl@xtu.edu.cn ；

張航（1993－），男，湖北仙桃人，研究生，研究方向為模擬集成電路設(shè)計，E-mail: zhanghang_jiayou@163.com 。

2017-11-02 15:46

網(wǎng)絡(luò)出版地址： http://kns.cnki.net/kcms/detail/51.1241.TN.20171102.1546.006.html