異質(zhì)異構(gòu)微系統(tǒng)集成可靠性技術(shù)綜述*

周 斌，陳 思，王宏躍，付志偉，施宜軍，楊曉鋒，曲晨冰，時林林

（工業(yè)和信息化部電子第五研究所電子元器件可靠性物理及其應(yīng)用技術(shù)國家級重點實驗室，廣州511370）

1 引言

根據(jù)美國國防部高級研究計劃局（Defense Advanced Research Projects Agency,DARPA）微系統(tǒng)技術(shù)辦公室的定義，微系統(tǒng)是融合微電子、光電子、微機(jī)電系統(tǒng)、軟件架構(gòu)和算法五大基礎(chǔ)要素，采用系統(tǒng)設(shè)計思想和方法，集成傳感、通信、處理、執(zhí)行和微能源五大功能單元的多種功能微裝置。隨著微電子技術(shù)向“深度摩爾”方向，以及集成技術(shù)向“超越摩爾”領(lǐng)域快速發(fā)展，綜合“深度摩爾”和“超越摩爾”優(yōu)勢的微系統(tǒng)集成技術(shù)得以快速融合，推動微系統(tǒng)集成度不斷增加、功能不斷完善、尺寸不斷縮小。國外微系統(tǒng)技術(shù)起步較早，代表性的有英國薩里大學(xué)衛(wèi)星中心的“片上衛(wèi)星”（Satellite on a Chip）系統(tǒng)，美國噴氣推進(jìn)實驗室(Jet Propulsion Laboratory,JPL)的“集成空間微小系統(tǒng)”和美國國家航空航天局(National Aeronautics and Space Administration,NASA)的“芯片衛(wèi)星”。NASA的“芯片衛(wèi)星”集成了射頻、微波、能源、處理器、敏感器和執(zhí)行等部件，目前已研制出的原型樣機(jī)尺寸僅為0.02 m×0.02 m，只有使用更高集成密度、基于三維堆疊的新一代系統(tǒng)集成技術(shù)才能實現(xiàn)。國內(nèi)針對系統(tǒng)級封裝技術(shù)已在設(shè)計、工藝、互連和封裝等關(guān)鍵工藝領(lǐng)域開展了較多的基礎(chǔ)性研究工作，微納集成及加工技術(shù)快速發(fā)展，已開發(fā)出異質(zhì)異構(gòu)集成的信息處理微系統(tǒng)、射頻微系統(tǒng)、MEMS（Micro-Electromechanical System）慣性微系統(tǒng)等產(chǎn)品，眾多新的微納工藝、新的封裝技術(shù)和新材料得以開發(fā)和應(yīng)用，但在CMOS工藝與系統(tǒng)級封裝工藝兼容性、晶格失配、異質(zhì)集成熱失配等方面的問題仍未解決，異質(zhì)異構(gòu)失效機(jī)理和可靠性基礎(chǔ)數(shù)據(jù)欠缺，導(dǎo)致器件可靠性、穩(wěn)定性與國外相比仍存在一定差距。面對高可靠的微系統(tǒng)應(yīng)用需求，如何突破異質(zhì)異構(gòu)集成之間的物理、化學(xué)特性的匹配性和兼容性，兼顧功能性能和高可靠性，是一個很大的挑戰(zhàn)[1]。本文提煉了基于異質(zhì)異構(gòu)集成的微系統(tǒng)技術(shù)面臨的主要可靠性問題及表征分析方法。

2 微系統(tǒng)集成技術(shù)的發(fā)展現(xiàn)狀

微系統(tǒng)三維集成技術(shù)的概念始于大規(guī)模集成電路(Integrated Circuit,IC)的鍵合和硅通孔技術(shù)(Through Silicon Via,TSV)。1989年研究人員首次提出一個三維大規(guī)模集成電路的制造方法，將大規(guī)模集成電路的晶圓從背面減薄并鍵合到另一較厚的大規(guī)模集成電路晶圓上。經(jīng)過三十多年的發(fā)展，如今微系統(tǒng)三維集成技術(shù)已經(jīng)形成TSV/TGV（Through Glass Via）封裝轉(zhuǎn)接板制造技術(shù)、MEMS和IC異構(gòu)的三維集成、系統(tǒng)級封裝（SiP）、三維異質(zhì)集成等發(fā)展路徑，并在成像傳感、光集成微系統(tǒng)、慣性傳感微系統(tǒng)、射頻微系統(tǒng)、生物微系統(tǒng)、邏輯微系統(tǒng)等領(lǐng)域的應(yīng)用創(chuàng)新進(jìn)行了大量的研究。圖1為典型的微系統(tǒng)封裝結(jié)構(gòu)圖。微系統(tǒng)集成技術(shù)的發(fā)展為電子產(chǎn)品的性能帶來了許多顛覆性的進(jìn)步，如集成度顯著提高、體積明顯減小、功耗顯著降低、功率密度大幅提升等。但是，微系統(tǒng)三維集成技術(shù)在帶來上述優(yōu)勢的同時，隨之而來的熱管理、結(jié)構(gòu)設(shè)計、多物理場耦合、電磁兼容、可靠性表征及評價等諸多問題也面臨新的挑戰(zhàn)。微系統(tǒng)典型可靠性問題及面臨的挑戰(zhàn)如圖2所示。

圖1 典型的微系統(tǒng)封裝結(jié)構(gòu)

圖2 微系統(tǒng)典型可靠性問題及協(xié)同解決方法

3 微系統(tǒng)中的可靠性問題及表征方法

3.1 微系統(tǒng)的熱可靠性問題及表征方法

1989—2019 年，電子器件的熱流密度已達(dá)到107W/m2，三維堆疊結(jié)構(gòu)下封裝體的內(nèi)部熱流更加集中，器件存在更嚴(yán)重的熱致失效隱患[2-3]。微系統(tǒng)高溫應(yīng)力下的可靠性及其熱表征問題已成為業(yè)界的關(guān)注熱點。微系統(tǒng)集成了大量微凸點和TSV等結(jié)構(gòu)，焊接后微凸點高度合金化，高溫環(huán)境下易形成裂紋。采用銅柱凸點的互連結(jié)構(gòu)還易產(chǎn)生應(yīng)力集中，在芯片表面或焊點處引發(fā)開裂[4]。而TSV互連結(jié)構(gòu)襯底、導(dǎo)電體以及絕緣層結(jié)構(gòu)的熱膨脹系數(shù)差異較大，溫度載荷下TSV-Cu/Si界面易發(fā)生開裂[5]，引發(fā)漏電失效。圖3為TSV在熱沖擊載荷后發(fā)生界面剝離。

圖3 熱沖擊載荷應(yīng)力后TSV發(fā)生界面剝離[6]

基于高導(dǎo)熱界面材料和微流道的微系統(tǒng)，能有效提高封裝散熱性能，降低結(jié)溫，提高芯片的實際輸出功率[7]，但高溫下界面結(jié)構(gòu)并不穩(wěn)定，材料的電-熱性能會退化，界面層易分離，失去粘接和散熱作用。目前，微流道散熱技術(shù)還未完全實現(xiàn)工程化應(yīng)用，高溫應(yīng)力下其鍵合結(jié)構(gòu)的退化，以及流道腐蝕等可靠性問題還有待深入研究。

現(xiàn)階段，器件級主流的熱表征方法主要有建模仿真、熱分布成像、熱阻模型以及熱點失效定位等，具體見表1。采用熱分析方法表征微系統(tǒng)的熱學(xué)性能，可為其結(jié)構(gòu)設(shè)計和優(yōu)化提供有效參考，但微系統(tǒng)的多熱源耦合和三維堆疊的特點加大了熱分析的難度。

表1 常用熱表征方法比較

跨尺度結(jié)構(gòu)導(dǎo)致普通建模方法不適用微系統(tǒng)的熱分布模擬。微系統(tǒng)中的凸點、界面層、堆疊芯片等結(jié)構(gòu)物理尺寸可能相差3個數(shù)量級以上，跨尺度結(jié)構(gòu)的建模和仿真難度較大。其中等效建模是實現(xiàn)微系統(tǒng)中跨尺度熱仿真的一種有效方法，采用電學(xué)法對三維堆疊結(jié)構(gòu)的熱性能進(jìn)行測試表征，測試數(shù)據(jù)用于建模中封裝結(jié)構(gòu)（如凸點）的等效，保證等效模型的準(zhǔn)確度[8]。

微系統(tǒng)的三維復(fù)雜結(jié)構(gòu)使其內(nèi)部的缺陷或失效難以通過熱點進(jìn)行定位。傳統(tǒng)的紅外法熱點定位僅能獲取表面溫度分布，不能定位深層次熱點。鎖相紅外熱成像是一種針對三維復(fù)雜結(jié)構(gòu)熱點表征的有效方法，它結(jié)合計算模擬的方式，通過表面成像定位三維堆疊結(jié)構(gòu)內(nèi)部的缺陷，有效地解決了三維架構(gòu)的失效熱定位問題[9]。

射頻微系統(tǒng)的工作特性決定了其高時間分辨率的瞬態(tài)熱表征需求。拉曼光譜法和反射率熱成像測試技術(shù)可應(yīng)用于瞬態(tài)熱檢測，時間分辨率可達(dá)微秒級別，空間分辨率達(dá)到1μm以下[10,12]。但受分析成本和方法成熟度的限制，目前這兩種方法的工程應(yīng)用程度不高，在微系統(tǒng)中的熱分析案例較少，多處在探索階段。此外，針對堆疊的多熱源結(jié)構(gòu)，還可采用熱阻矩陣和熱阻網(wǎng)絡(luò)模型方法，表征不同熱源之間的耦合影響，預(yù)測不同功率條件下內(nèi)部各節(jié)點的溫度[11]。

3.2 微系統(tǒng)的力學(xué)可靠性問題及表征方法

微納工藝一般包括掩模、沉積、刻蝕、外延生長、電鍍、氧化和摻雜等關(guān)鍵工藝，加工工藝中將引入大量殘余應(yīng)力，這種殘余應(yīng)力通常集中在微米/納米尺度的微系統(tǒng)關(guān)鍵結(jié)構(gòu)中，急需殘余應(yīng)力測量技術(shù)對工藝質(zhì)量進(jìn)行表征。尤其是在多層材料界面的復(fù)合結(jié)構(gòu)中，工藝溫度引起的嚴(yán)重的熱失配將導(dǎo)致界面各層材料產(chǎn)生較大的切應(yīng)力和拉應(yīng)力，很容易誘發(fā)界面分層或開裂失效[13-14]，退火工藝殘余應(yīng)力導(dǎo)致的TSV界面開裂見圖4。微納工藝的損傷已成為其服役可靠性的最主要問題之一，而應(yīng)力的測量一直是損傷問題的研究重點和難點，高分辨率的應(yīng)力表征技術(shù)對于三維微系統(tǒng)力學(xué)可靠性研究有重要作用。

圖4 退火工藝殘余應(yīng)力導(dǎo)致的TSV界面開裂

測量應(yīng)力的方法多種多樣，按照其對被測樣品的破壞程度主要可分為有損檢測和無損檢測兩大類。其中有損檢測法主要通過去除待測區(qū)域的材料，使得該區(qū)域的殘余應(yīng)力得到部分或者完全的釋放，進(jìn)而造成待測件發(fā)生一定的變形，通過測量相關(guān)變量，根據(jù)相應(yīng)的變形理論計算原理得到其殘余應(yīng)力。有損檢測法主要包括切片法、納米壓痕法、輪廓法、盲孔法、深孔法、切除法、分裂法、曲率法、剝層法、剪切法等。無損檢測法又稱為物理法，主要通過測量某些物理參數(shù)，研究其與殘余應(yīng)力的聯(lián)系，基于該物理參數(shù)計算得到相應(yīng)的殘余應(yīng)力。無損檢測法主要包括X射線衍射法、中子衍射法、超聲波法、電子散斑干涉法、固有應(yīng)變法、掃描電子顯微鏡法以及磁性法等。微納尺度殘余應(yīng)力測量方法比較如表2所示。

表2 微納尺度殘余應(yīng)力測量方法比較

綜上可以看出，X射線衍射[15]、曲率法[22]、納米壓痕法[23]等殘余應(yīng)力表征方法較為精確，可以獲得較為合理的測試數(shù)據(jù)，但是各有利弊。X射線的穿透深度較小，只能測量材料表面的殘余應(yīng)力，如果需要測量材料內(nèi)部微納尺度的殘余應(yīng)力，其能力則顯得有些蒼白。曲率法計算得到微納工藝各層材料界面沿厚度方向上平均的殘余應(yīng)力，并且測量對象是近似于界面結(jié)構(gòu)的薄膜試樣。但此薄膜試樣的測試結(jié)果是否能夠代表真實微納工藝的殘余應(yīng)力還有待商榷。納米壓痕試驗?zāi)軌颢@得在簡單剪切作用下界面破壞的試驗數(shù)據(jù)，但事實上微納工藝制備結(jié)構(gòu)的失效位置與殘余應(yīng)力分布密切相關(guān)，壓痕試驗?zāi)芊穹从彻に嚭头蹢l件下的實際開裂行為有待進(jìn)一步驗證。

3.3 微系統(tǒng)的電磁可靠性問題及表征方法

在射頻微系統(tǒng)中，隨著時鐘頻率的上升，多層重布線、高頻TSV陣列耦合寄生效應(yīng)更趨復(fù)雜，高速微互連結(jié)構(gòu)的延遲、噪聲、電磁干擾等信號完整性問題加劇，將影響和降低微系統(tǒng)可靠性。在三維微系統(tǒng)產(chǎn)品研發(fā)和產(chǎn)業(yè)化過程中，信號完整性技術(shù)成為其可靠性研究的重要方面。

微互連信號完整性的研究手段主要包括解析建模、軟件協(xié)同仿真和微波測試，建立其S參數(shù)、壓降、輻射圖譜等頻域和時域表征，微互連信號完整性分析手段如表3所示。微互連等效電路建模主要基于麥克斯韋方程等電磁理論，針對多種微互連結(jié)構(gòu)，分析遠(yuǎn)點TSV耦合效應(yīng)、雙TSV耦合模型、TSV與有源層電路串?dāng)_模型等，進(jìn)行電磁建模和電磁特性分析；同時考慮溫度變化，解析TSV的物理結(jié)構(gòu)參數(shù)和材料特性對高速電路性能的影響，尤其是先進(jìn)材料和工藝結(jié)構(gòu)的硅通孔互連，如碳納米管TSV等，幫助設(shè)計者有效地避免信號不完整性問題。軟件仿真主要針對內(nèi)部結(jié)構(gòu)復(fù)雜的三維封裝芯片，由于商業(yè)電磁仿真軟件存在建模困難、仿真時間長和所需計算資源大的實際困難，可通過場路協(xié)同仿真等手段，開展復(fù)雜微系統(tǒng)產(chǎn)品的電氣特性分析。常規(guī)的射頻芯片測試手段包括矢量網(wǎng)絡(luò)、近場掃描等，針對不同工藝的硅通孔互連通過特殊設(shè)計的測試結(jié)構(gòu)來獲取傳輸損耗、電磁輻射/電磁干擾的圖譜參數(shù)。由于三維微系統(tǒng)高度集成的特點，其包含模擬、微波、數(shù)字電路的高速多通道，直接測試對測試儀器和測試結(jié)構(gòu)提出很高的要求，是當(dāng)前三維微系統(tǒng)試驗檢驗的一大難點。而結(jié)合掃描電子顯微鏡和X射線的診斷，建立材料、微觀互連結(jié)構(gòu)與微系統(tǒng)產(chǎn)品可靠性的映射關(guān)系，是一種可行的方法。

表3 微互連信號完整性分析手段

3.4 微系統(tǒng)的多場耦合問題

盡管三維異質(zhì)異構(gòu)集成微系統(tǒng)具有眾多性能上的優(yōu)勢，但采用更短垂直互連的方式集成了更多不同類型和結(jié)構(gòu)的芯片，其特征尺寸更小、布局更密集、工作頻率更高，使電磁場、熱場及應(yīng)力場之間存在明顯耦合效應(yīng)，電磁-熱-結(jié)構(gòu)三場耦合關(guān)系如圖5所示[27-28]。例如對射頻微系統(tǒng)來說，射頻工作狀態(tài)首先會引起內(nèi)部芯片結(jié)溫升高，進(jìn)而引起增益、噪聲系數(shù)、動態(tài)范圍及靈敏度等關(guān)鍵參數(shù)發(fā)生漂移，并逐漸引起內(nèi)部芯片或互連因應(yīng)力過大而發(fā)生退化，并最終導(dǎo)致疲勞、分層、開裂等失效。此外，更薄芯片、更薄基板和更小互連尺寸的封裝結(jié)構(gòu)，除了使多場耦合引起的可靠性問題更加嚴(yán)峻，也使原本并不被關(guān)注的封裝材料阿爾法粒子放射引起的軟錯誤問題逐漸成為關(guān)注的熱點之一。

圖5 電磁-熱-結(jié)構(gòu)三場耦合關(guān)系

由于多場耦合問題的研究十分復(fù)雜和困難，目前微系統(tǒng)分析研究方法是把這些相互關(guān)聯(lián)的問題分離，按學(xué)科分類進(jìn)行獨立的研究。這種研究方法對于各應(yīng)力場下的機(jī)理研究非常有效，但對于產(chǎn)品設(shè)計而言，這種非協(xié)同的設(shè)計方法難以整體綜合提升微系統(tǒng)的性能。例如在微系統(tǒng)設(shè)計中，電氣互連及電磁設(shè)計人員通常不會充分考慮熱-結(jié)構(gòu)耦合問題。

由于微系統(tǒng)的幾何結(jié)構(gòu)復(fù)雜且存在非線性的耦合情況，因此在其設(shè)計中充分考慮多物理場的耦合作用是必要的。目前主要是通過多物理場仿真軟件進(jìn)行多場耦合問題的分析研究，主要的仿真軟件包括ANSYS和COMSOL，這兩個軟件均可進(jìn)行系統(tǒng)的電磁場、流場、溫度場和結(jié)構(gòu)(應(yīng)力場)耦合分析。

3.5 微系統(tǒng)可靠性仿真評價技術(shù)

隨著微系統(tǒng)技術(shù)的快速發(fā)展，微系統(tǒng)自身的可靠性評估、壽命預(yù)測以及可靠性提升問題越來越受到關(guān)注，而三維、細(xì)微和復(fù)雜的微系統(tǒng)結(jié)構(gòu)通常難以通過試驗方法進(jìn)行物理特性和可靠性表征?？煽啃苑抡婕夹g(shù)可以搭建起產(chǎn)品數(shù)字設(shè)計和性能試驗的紐帶，采用構(gòu)建數(shù)字樣機(jī)和測試環(huán)境的方法，通過高性能計算機(jī)、有限元分析技術(shù)、失效機(jī)理分析技術(shù)和可靠性建模技術(shù)在虛擬化環(huán)境中對指定產(chǎn)品的可靠性進(jìn)行分析與評估，從而使得設(shè)計人員可以快速掌握產(chǎn)品的薄弱環(huán)節(jié)和可靠性指標(biāo)，由此可指導(dǎo)產(chǎn)品的設(shè)計改進(jìn)，提高產(chǎn)品的固有可靠性?？煽啃苑抡娴娜鞒谭治鲆话惴譃閿?shù)字樣機(jī)建模，基于有限元的應(yīng)力分析，基于失效物理的器件級可靠性分析和板、微系統(tǒng)、單機(jī)級可靠性綜合評估。

當(dāng)前，商業(yè)化程度較高的具有可靠性仿真功能的軟件的主要代表是美國馬里蘭大學(xué)計算機(jī)輔助生命周期工程研究中心(Center for Advanced Life Cycle Engineering,CALCE)開發(fā)的CalcePWA，以及美國DfR Solutions公司推出的商業(yè)化軟件Sherlock。就國內(nèi)而言，工業(yè)和信息化部電子第五研究所開發(fā)了基于失效物理的可靠性仿真軟件RSE-POF。RSE-POF是一款基于多機(jī)理競爭及融合的失效物理可靠性仿真評價軟件平臺，可以實現(xiàn)工藝-使用全壽命周期應(yīng)力以及精細(xì)互連結(jié)構(gòu)的損傷模型仿真，具備綜合的可靠性預(yù)測功能；通過熱、力、電等多種物理場分布的有限元模擬，實現(xiàn)元器件、封裝級、印刷電路板(Printed Circuit Board,PCB)、微系統(tǒng)、單機(jī)級的薄弱環(huán)節(jié)定位、潛在失效原因分析、壽命預(yù)測等。

圖6為某SiP產(chǎn)品的可靠性仿真評價案例。通過建立數(shù)字樣機(jī)模型、施加溫度載荷，溫度-應(yīng)力仿真分析、基于失效物理的單點單機(jī)理分析和壽命綜合分析，獲得SiP封裝的壽命分布函數(shù)。結(jié)果表明，在SiP中15顆芯片同時工作、單個芯片最高功率為2 W的情況下，由于高溫退化，SiP模塊的平均工作壽命為190000 h，約21.7年。

圖6 某SiP產(chǎn)品可靠性仿真分析

3.6 柔性微系統(tǒng)技術(shù)及可靠性問題

柔性微系統(tǒng)技術(shù)是將有機(jī)、無機(jī)材料電子器件制作、集成在柔性、可延展基板上，形成多功能電路的技術(shù)。柔性微系統(tǒng)技術(shù)正顛覆性地改變傳統(tǒng)剛性電路的物理形態(tài)，極大地促進(jìn)了人-機(jī)-物的融合，是融合實體、數(shù)字和生物世界的革命性技術(shù)。相比于傳統(tǒng)的剛性微系統(tǒng)，柔性微系統(tǒng)具有質(zhì)量輕、便捷、可大面積加工和適應(yīng)性強(qiáng)等特點，是后摩爾時代顛覆原有信息載體形態(tài)、全面提升信息感知、存儲和顯示等功能的創(chuàng)新技術(shù)[30-33]。在逐步實現(xiàn)市場化發(fā)展的趨勢下，柔性微系統(tǒng)服役的力學(xué)可靠性受到了國內(nèi)外研究學(xué)者的廣泛關(guān)注。

由于柔性微系統(tǒng)的特殊結(jié)構(gòu)，其主要存在腐蝕、斷裂和分層等方面的可靠性問題，柔性微系統(tǒng)的常見失效模式如圖7所示。

圖7 柔性微系統(tǒng)常見失效模式

針對上述柔性基底上金屬薄膜的疲勞損傷與斷裂的可靠性問題，國內(nèi)外學(xué)者采用實時監(jiān)測電阻變化的方法，監(jiān)測柔性微系統(tǒng)在長期服役中受彎曲、拉伸后的電性能變化。研究結(jié)果表明，柔性電子材料在發(fā)生可見裂紋之前，其電性能就已經(jīng)發(fā)生了明顯變化。由于柔性微系統(tǒng)技術(shù)尚新，全世界對柔性微系統(tǒng)的應(yīng)用還停留在可穿戴、生物檢測等對可靠性要求較低的低端產(chǎn)業(yè)。而針對高端芯片、微系統(tǒng)的研究還停留在前期功能設(shè)計、集成方面，暫未深入到深層次可靠性評估、優(yōu)化設(shè)計層面，許多因“柔性”引入的新的可靠性問題還未得到重視，包括：1）柔性材料散熱差引起的微系統(tǒng)熱失效；2）有機(jī)柔性材料與硅、金屬線路之間的界面分層；3）有機(jī)柔性材料氣密性差導(dǎo)致的金屬線路腐蝕等問題。

4 結(jié)論

綜上所述，微系統(tǒng)不僅涉及微電子器件、工藝、設(shè)計和測試，還與微納尺度下的力學(xué)、熱學(xué)行為、電磁理論、表面物理和化學(xué)等基礎(chǔ)科學(xué)問題密切相關(guān)，是一個充滿挑戰(zhàn)和創(chuàng)新機(jī)遇的研究領(lǐng)域。其面臨的主要質(zhì)量可靠性問題可以總結(jié)為以下幾點：1）熱、力學(xué)可靠性問題；2）多尺度、多場耦合問題；3）微納工藝、結(jié)構(gòu)的性能表征和退化問題；4）微系統(tǒng)可靠性評價問題；5）電磁、輻照、極低溫等特殊環(huán)境下的適應(yīng)性問題。由于異質(zhì)異構(gòu)集成的質(zhì)量可靠性與微系統(tǒng)產(chǎn)品可靠性密切相關(guān)，因此，針對異質(zhì)異構(gòu)集成及以上問題，探索新的可靠性分析表征手段，構(gòu)建一體化解決方案，從機(jī)理表征、模型構(gòu)建、測試分析、試驗評價、協(xié)同設(shè)計、虛擬試驗等方面，建立針對微系統(tǒng)的可靠性技術(shù)體系，實現(xiàn)面向多場耦合的芯片-封裝-器件-系統(tǒng)協(xié)同設(shè)計的終極目標(biāo)，對于下一代高可靠微系統(tǒng)的研發(fā)和應(yīng)用具有重要意義。