一種微光像增強(qiáng)器陰極選通模塊的設(shè)計(jì)

杜培德，朱文錦，周盛濤，李曉露，李亞情，褚祝軍，楊可潔

〈微光技術(shù)〉

一種微光像增強(qiáng)器陰極選通模塊的設(shè)計(jì)

杜培德，朱文錦，周盛濤，李曉露，李亞情，褚祝軍，楊可潔

（北方夜視技術(shù)股份有限公司，云南 昆明 650223）

高速成像分幅相機(jī)通過(guò)陰極選通模塊控制微光像增強(qiáng)器的光電陰極選通工作可實(shí)現(xiàn)ns級(jí)的時(shí)間分辨率，傳統(tǒng)陰極選通模塊存在開(kāi)關(guān)速度慢、只有負(fù)壓輸出或正負(fù)壓不能滿幅值輸出等問(wèn)題。本文基于CMOS推挽輸出結(jié)構(gòu)和電壓電平轉(zhuǎn)移電路，設(shè)計(jì)實(shí)現(xiàn)一種能夠使用低邊驅(qū)動(dòng)器驅(qū)動(dòng)PMOS和NMOS開(kāi)關(guān)的陰極選通模塊，并采用死區(qū)時(shí)間控制避免上、下管交叉導(dǎo)通。實(shí)測(cè)驗(yàn)證該電路具有結(jié)構(gòu)簡(jiǎn)單、性能可靠等優(yōu)點(diǎn)，實(shí)現(xiàn)了ns級(jí)上升、下降沿，占空比0～100%可調(diào)和滿幅值＋30～－200V脈沖輸出，十分適合微光像增強(qiáng)器陰極選通使用。

微光像增強(qiáng)器；陰極選通；正負(fù)脈沖發(fā)生器

0 引言

微光像增強(qiáng)器是將目標(biāo)物體反射的極弱光線通過(guò)陰極光電轉(zhuǎn)換、微通道板（microchannel plate, MCP）電子倍增和熒光屏電光轉(zhuǎn)換實(shí)現(xiàn)圖像再現(xiàn)和亮度增強(qiáng)的真空成像器件[1]，除廣泛用于觀察鏡、頭盔、槍瞄等微光夜視儀中外，其具有超快成像特性，是分幅相機(jī)中的關(guān)鍵器件之一[2-3]，這些設(shè)備利用像增強(qiáng)的陰極選通功能（施加到陰極的電壓是一定時(shí)間寬度的正、負(fù)脈沖，負(fù)電壓時(shí)陰極工作，正電壓時(shí)陰極不工作）起到光學(xué)快門(mén)的作用，實(shí)現(xiàn)ns級(jí)的時(shí)間分辨[4]。通常，高速成像系統(tǒng)只提供一個(gè)低壓脈寬控制信號(hào)，由專門(mén)的陰極選通模塊響應(yīng)并輸出ns級(jí)上升、下降沿的正負(fù)高壓脈沖來(lái)控制陰極工作。

目前，陰極選通模塊主要采用雪崩三極管、功率MOS管等高速開(kāi)關(guān)器件設(shè)計(jì)實(shí)現(xiàn)ns級(jí)脈沖，但雪崩三極管設(shè)計(jì)不易實(shí)現(xiàn)脈寬任意可調(diào)；MOS管設(shè)計(jì)則是只實(shí)現(xiàn)負(fù)壓輸出，或存在正、負(fù)壓互通導(dǎo)致輸出幅值不能達(dá)到最大的問(wèn)題。

本文基于CMOS輸出結(jié)構(gòu)和電壓電平轉(zhuǎn)移電路，采用死區(qū)時(shí)間控制避免上、下管導(dǎo)通，設(shè)計(jì)實(shí)現(xiàn)一種能夠使用低邊驅(qū)動(dòng)器驅(qū)動(dòng)MOS管開(kāi)關(guān)的陰極選通模塊，在負(fù)載電容100pF條件下實(shí)測(cè)輸出為滿幅值＋30～－200V正負(fù)脈沖，上升、下降時(shí)間小于8ns，最小脈寬30ns，占空比0%～100%可調(diào)。

1 設(shè)計(jì)分析

1.1 容性負(fù)載分析

圖1為雙近貼像增強(qiáng)管的結(jié)構(gòu)，光電陰極、MCP和熒光屏相互靠近，采用陶瓷環(huán)隔離和銅片釬焊構(gòu)接，其中陰極和MCP輸入端（GND）之間的距離為0.1mm[5]，近貼和陶瓷構(gòu)件使得陰極和GND之間存在幾十至數(shù)百pF的寄生電容[6]，陰極材料為高阻半導(dǎo)體，因此陰極選通模塊輸出為容性負(fù)載。電容的基本特性是電壓不能突變，且陰極電壓需在＋30V和－200V之間切換，電壓差值高達(dá)230V，要實(shí)現(xiàn)高幅值且ns級(jí)上升、下降沿的脈沖，這就要求陰極選通輸出對(duì)電容具有強(qiáng)大的充放電能力，即驅(qū)動(dòng)能力。以寄生電容200pF、上升下降時(shí)間10ns為例，根據(jù)C＝dC/d計(jì)算驅(qū)動(dòng)能力至少為4.6A。

圖1 雙近貼像增強(qiáng)管的結(jié)構(gòu)

1.2 正負(fù)輸出電路結(jié)構(gòu)分析

陰極選通模塊的本質(zhì)是一個(gè)正負(fù)輸出結(jié)構(gòu)，電路建模見(jiàn)圖2(a)，正電源P通過(guò)上開(kāi)關(guān)管P連接至負(fù)載電容load，負(fù)電源N通過(guò)下開(kāi)關(guān)管N連接至load。P和N在驅(qū)動(dòng)信號(hào)DrivA和DrivB控制下互補(bǔ)開(kāi)通和關(guān)斷，便在load兩端形成了正負(fù)脈沖。

P和N通常采用MOS管，為滿足ns級(jí)開(kāi)關(guān)速度，DrivA和DrivB應(yīng)具備大電流驅(qū)動(dòng)能力，需使用驅(qū)動(dòng)器，但輸出結(jié)點(diǎn)SW處會(huì)出現(xiàn)－200V負(fù)壓，這將導(dǎo)致常規(guī)的高邊驅(qū)動(dòng)器輸出閉鎖[7]，使得P、N貫通短路，因此需要設(shè)計(jì)專門(mén)的自舉驅(qū)動(dòng)或電平轉(zhuǎn)移電路。另外，當(dāng)輸入觸發(fā)脈沖占空比（y）為100%或0%時(shí)，稱之為全占空比狀態(tài)，自舉電路或電平轉(zhuǎn)移電路的電容電荷無(wú)法刷新，P、N將關(guān)斷無(wú)輸出，因此需設(shè)計(jì)全占空比輸出維持電路。

圖2(a)近似CMOS結(jié)構(gòu)，存在上、下開(kāi)關(guān)管交叉導(dǎo)通固有問(wèn)題。這是因?yàn)镸OS管的“米勒效應(yīng)”使得開(kāi)關(guān)過(guò)程存在延時(shí)，若P開(kāi)通時(shí)，N沒(méi)有完全關(guān)斷，此時(shí)便會(huì)存在一定時(shí)間的交叉導(dǎo)通，導(dǎo)致輸出幅值達(dá)不到最大，甚至P和N貫通短路，即使選擇參數(shù)嚴(yán)格對(duì)稱的PMOS和NMOS也存在交叉導(dǎo)通隱患。

死區(qū)時(shí)間調(diào)整可避免交叉導(dǎo)通，見(jiàn)圖2(b)原理所示。當(dāng)外部觸發(fā)輸入上升沿時(shí)，DrivA經(jīng)傳播延時(shí)l后翻轉(zhuǎn)為低電平即P關(guān)斷，DrivB繼續(xù)保持為低直至經(jīng)死區(qū)時(shí)間dead后翻轉(zhuǎn)為高電平即N開(kāi)通，在dead內(nèi)P和N均關(guān)斷，因此稱“dead time”（死區(qū)時(shí)間），死區(qū)時(shí)間能夠保證上、下管正確開(kāi)關(guān)時(shí)序，因此需設(shè)計(jì)死區(qū)時(shí)間調(diào)整電路。

圖2 正負(fù)輸出結(jié)構(gòu)分析

2 電路結(jié)構(gòu)設(shè)計(jì)

綜上設(shè)計(jì)分析，本文設(shè)計(jì)的陰極選通模塊電路結(jié)構(gòu)如圖3所示。

圖3 本文設(shè)計(jì)的電路結(jié)構(gòu)

電路原理：上電過(guò)程中，上電時(shí)序電路控制驅(qū)動(dòng)器輸出恒低，待外圍偏置電壓完全建立后使能死區(qū)時(shí)間調(diào)整電路響應(yīng)外部觸發(fā)信號(hào)Trig，得到具有死區(qū)時(shí)間間隔的SignA和SignB，再分別經(jīng)低邊驅(qū)動(dòng)器加強(qiáng)驅(qū)動(dòng)能力后得到DrivA和DrivB，然后供給正負(fù)脈沖電路得到輸出。Trig為高時(shí)，Out為－200V；Trig為低時(shí)，Out為＋30V；＋30V和－200V由12V dc供電通過(guò)DC-DC轉(zhuǎn)換得到。

3 電路設(shè)計(jì)

重點(diǎn)對(duì)正負(fù)脈沖電路、全占空比輸出維持電路、上電時(shí)序電路、死區(qū)時(shí)間調(diào)整電路和驅(qū)動(dòng)器選型進(jìn)行設(shè)計(jì)分析。

3.1 正負(fù)脈沖電路

如圖4所示，采用NMOS和PMOS構(gòu)成CMOS推挽輸出結(jié)構(gòu)，由1、1、1和2、2、2構(gòu)成電壓電平轉(zhuǎn)移電路，分別將DrivA和DrivB轉(zhuǎn)移至MOS管G-S級(jí)控制互補(bǔ)導(dǎo)通和關(guān)斷，最終在load兩端形成正負(fù)脈沖。全占空比輸出維持電路實(shí)現(xiàn)100%或0%占空比輸出，上電時(shí)序電路避免開(kāi)機(jī)過(guò)程中上、下管短路，具體設(shè)計(jì)如下所述。

3.1.1 正壓脈沖電路設(shè)計(jì)

正壓脈沖電路基于低邊驅(qū)動(dòng)器、電壓電平轉(zhuǎn)移電路和PMOS設(shè)計(jì)，為便于分析，假設(shè)電路工作在較小的開(kāi)關(guān)頻率且CC＜Z-D1，工作原理如圖5所示。

圖4 正負(fù)脈沖電路結(jié)構(gòu)

圖5 正壓脈沖電路原理

0～1時(shí)段為上電過(guò)程，見(jiàn)圖5(a)，DrivA＝0V，隨著P的建立，穩(wěn)壓管1隨之導(dǎo)通并對(duì)GS-Q1鉗位，電容1通過(guò)支路電流D1和R1最終被充電至P，上電過(guò)程中GS-Q1從0V下降到1穩(wěn)壓值Z-D1后緩慢升高至0V，Q1開(kāi)通后又關(guān)斷；

1時(shí)刻，見(jiàn)圖5(b)，DrivA＝CC，C1＝P，DrivA經(jīng)過(guò)1同1、iss1（Q1內(nèi)部輸入電容）、P分別形成反向D1和Ciss1回路對(duì)1快速放電，由于1的正向開(kāi)通特性，GS-Q1快速?gòu)?V上升到約P＋F-D1－CC后被1正向?qū)妷篎-D1鉗位直至緩慢到0V，C1最終約P－VCC，期間Q1保持關(guān)斷；

2時(shí)刻，見(jiàn)圖5(a)，DrivA＝0V，C1≈P－CC，iss1被快速充電，GS-Q1快速?gòu)?V降低至CC，Q1快速導(dǎo)通，之后P通過(guò)1對(duì)1緩慢充電，G極電壓緩慢上升，GS-Q1差值逐漸減小，直到小于開(kāi)啟電壓TH-Q1時(shí)關(guān)斷，因此1、1的取值不能太小，否則GS-Q1很快低于TH-Q1不能維持Q1導(dǎo)通，尤其在較小y時(shí)Q1將提前關(guān)斷；合理1、1的取值，保證3時(shí)刻|GS-Q1|＝P－C1＞|TH-Q1|。

3時(shí)刻，DrivA＝CC，則同1～2時(shí)段一樣，1和iss1被快速放電，GS-Q1快速?gòu)模?P－C1)上升到CC＋C1－P后被F-D1鉗位又降低為0V，快速關(guān)斷Q1。

因此，如圖5(c)所示，正壓脈沖電路控制機(jī)理是：DrivA為高電平時(shí)，Q1關(guān)斷；DrivA為低電平時(shí)，Q1導(dǎo)通。隨著開(kāi)關(guān)頻率的提高，1充放電減緩，C1將趨于P－CC＋F-D1處輕微波動(dòng)，GS-Q1波形近似DrivA整體向下偏移CC－F-D1，即1、1和1實(shí)現(xiàn)了將DrivA轉(zhuǎn)移至Q1的G-S兩極并轉(zhuǎn)換成負(fù)壓進(jìn)行開(kāi)關(guān)控制。

3.1.2 負(fù)壓脈沖電路設(shè)計(jì)

負(fù)壓脈沖電路基于低邊驅(qū)動(dòng)器、電壓電平轉(zhuǎn)移電路和NMOS設(shè)計(jì)，為便于分析，假設(shè)電路工作在較小的開(kāi)關(guān)頻率且CC＜Z-D2，工作原理如圖6所示。

圖6 負(fù)壓脈沖電路原理

0～1時(shí)段為上電過(guò)程，見(jiàn)圖6(a)，DrivB＝0V，隨著N的建立，穩(wěn)壓管2隨之導(dǎo)通并對(duì)GS-Q2鉗位，電容2通過(guò)支路電流D2和R2最終被緩慢充電至N，上電過(guò)程中GS-Q2從0V上升到2穩(wěn)壓值Z-D2后緩慢下降至0V，Q2開(kāi)通后又關(guān)斷；

1時(shí)刻，見(jiàn)圖6(b)，DrivB＝CC，C2＝|N|，DrivB經(jīng)過(guò)2同2、iss2（Q2內(nèi)部輸入電容）、N形成反向D2、Ciss2回路，iss2被迅速充電，GS從0V上升到CC，Q2導(dǎo)通；之后DrivB通過(guò)2對(duì)2緩慢充電，GS-Q2逐漸降低，直到低于開(kāi)啟電壓TH-Q2時(shí)關(guān)斷，因此2、2取值不能太小，否則GS-Q2很快低于TH-Q2不能維持Q2導(dǎo)通，尤其較y時(shí)Q2將提前關(guān)斷；合理2、2的取值，保證2時(shí)刻GS-Q2＝|N|＋CC－C2＞TH-Q2。

2時(shí)刻，見(jiàn)圖6(a)，DrivB＝0V，同樣由于2的正向開(kāi)通特性，GS-Q2快速?gòu)膢N|＋CC－C2下降到約－(C2－|N|)后被2正向?qū)妷篎-D2鉗位直至緩慢到0V，C2最終約|N|，期間Q2保持關(guān)斷；

3時(shí)刻，DrivB＝12V，C2＝|N|，GS-Q2波形和1～2時(shí)段內(nèi)一樣，Q2再次導(dǎo)通。

因此，見(jiàn)圖6(c)，負(fù)壓脈沖電路控制機(jī)理是：DrivB為高電平時(shí)，Q2開(kāi)通；DrivB為低電平時(shí)，Q2關(guān)斷。隨著開(kāi)關(guān)頻率的提高，2充放電減緩，C2將趨于|N|＋F-D2處輕微波動(dòng)，GS-Q2波形近似DrivB整體向下偏移F-D2，即2、2和2實(shí)現(xiàn)了將DrivB轉(zhuǎn)移至Q2的G-S兩極進(jìn)行開(kāi)關(guān)控制。

3.2 全占空比輸出維持電路設(shè)計(jì)

全占空比條件下，即y為100%或0%時(shí)，1、2不能實(shí)現(xiàn)電平轉(zhuǎn)移，Q1和Q2將保持關(guān)斷。設(shè)計(jì)要求是當(dāng)y＝0%時(shí)，Out恒為＋30V；y＝100%時(shí)，Out恒為－200V。如圖7所示為y＝0%時(shí)正壓維持輸出電路設(shè)計(jì)，當(dāng)DrivA為低電平時(shí)，Q3關(guān)斷，Q4導(dǎo)通，Q1導(dǎo)通，控制邏輯同3.1.1所述一致；當(dāng)DrivA恒低時(shí)，Out＝＋30V，實(shí)現(xiàn)正壓直通。

圖7 Dy＝0%時(shí)正壓輸出維持電路設(shè)計(jì)

圖8所示y＝100%時(shí)負(fù)壓維持輸出電路設(shè)計(jì)，當(dāng)DrivB為高時(shí)，Q5關(guān)斷，Q6導(dǎo)通，Q2導(dǎo)通，控制邏輯同3.1.2所述一致。當(dāng)DrivB恒高時(shí)，OUT＝－200V，即負(fù)壓直通。

圖8 Dy＝100%時(shí)負(fù)壓輸出維持電路設(shè)計(jì)

3.3 上電時(shí)序電路設(shè)計(jì)

如3.1分析，正、負(fù)脈沖電路在上電過(guò)程中Q1、Q2都存在導(dǎo)通后又關(guān)斷的現(xiàn)象，將導(dǎo)致交叉導(dǎo)通。正壓脈沖電路在DrivA恒低時(shí)輸出正壓，可以保護(hù)光電陰極，因此只需在上電過(guò)程中將驅(qū)動(dòng)器輸出置低并鎖死關(guān)斷Q2即可。見(jiàn)圖9設(shè)計(jì)，上電啟動(dòng)2延時(shí)電路，延時(shí)時(shí)間大于N和P建立所需時(shí)間，延時(shí)期內(nèi)將驅(qū)動(dòng)器輸出使能置低，光耦1將GS-Q2短路，強(qiáng)制關(guān)斷Q2。

圖9 上電時(shí)序電路設(shè)計(jì)

3.4 死區(qū)時(shí)間調(diào)整電路和驅(qū)動(dòng)器設(shè)計(jì)

死區(qū)時(shí)間調(diào)整在同步整流、正激有源鉗位等開(kāi)關(guān)電源中已大量應(yīng)用，從圖5、圖6可看出DrivA、DrivB同相，因此選擇同相輸出的死區(qū)時(shí)間實(shí)現(xiàn)設(shè)計(jì)。要實(shí)現(xiàn)ns級(jí)開(kāi)關(guān)速度，關(guān)鍵在于對(duì)iss快速充放電，本文設(shè)計(jì)的優(yōu)勢(shì)在于可采用驅(qū)動(dòng)力更強(qiáng)、結(jié)構(gòu)更簡(jiǎn)單、封裝更小的低邊驅(qū)動(dòng)器，簡(jiǎn)化設(shè)計(jì)并提高了正、負(fù)脈沖輸出的驅(qū)動(dòng)能力。

4 測(cè)試驗(yàn)證

基于上述設(shè)計(jì)研發(fā)了樣機(jī)，在開(kāi)關(guān)頻率sw＝200Hz，load＝100pF條件下，對(duì)關(guān)鍵波形進(jìn)行測(cè)試。見(jiàn)圖10，死區(qū)時(shí)間調(diào)整電路將Trig轉(zhuǎn)換為同相信號(hào)SignA和SignB。

圖10 VSignA、VSignB波形

圖11為DrivA和DrivB波形，同SignA、SignB波形相近但更快速，上升沿2.2ns，下降沿1.7ns，大幅提高Q1、Q2的開(kāi)關(guān)速度。

圖11 VDrivA、VDrivB波形

死區(qū)時(shí)間能夠避免交叉導(dǎo)通提高可靠性，保證Out滿幅值輸出，但會(huì)限制最小脈寬，圖12為本文設(shè)計(jì)能夠?qū)崿F(xiàn)的最小脈寬為30ns的Out波形，＋30～200V滿幅值輸出，上升時(shí)間7.3ns，下降時(shí)間5.2ns，輸出延時(shí)82ns，實(shí)現(xiàn)了ns級(jí)上升、下降沿正、負(fù)高壓脈沖輸出。

圖12 最小脈寬VOut波形

逐漸降低Trig的脈寬直至28ns，即y≈0%時(shí)，上管Q1直通，下管Q2完全關(guān)斷，Out恒為＋30V，見(jiàn)圖13所示。

圖13 Dy≈0%的VOut波形

逐漸增大Trig的脈寬直至4.999942ms，即y≈100%時(shí)，上管Q1完全關(guān)斷，下管Q2直通，Out恒為－200V，見(jiàn)圖14所示，實(shí)現(xiàn)了脈沖占空比0%～100%可調(diào)。

圖14 Dy≈100%時(shí)的VOut波形

5 結(jié)論

針對(duì)微光像增強(qiáng)器高速選通成像應(yīng)用，本文進(jìn)行電路建模分析設(shè)計(jì)要求，提出一種陰極選通模塊設(shè)計(jì)，主體基于CMOS輸出結(jié)構(gòu)和電壓電平轉(zhuǎn)移電路，該設(shè)計(jì)能夠使用低邊驅(qū)動(dòng)器實(shí)現(xiàn)ns級(jí)正負(fù)輸出上升、下降沿；外圍設(shè)計(jì)死區(qū)時(shí)間調(diào)整電路、全占空比輸出維持電路和上電時(shí)序電路，能夠避免上、下管交叉導(dǎo)通，實(shí)現(xiàn)了0%～100%占空比可調(diào)、＋30～－200V滿幅值輸出，實(shí)測(cè)驗(yàn)證了電路具有結(jié)構(gòu)簡(jiǎn)單、性能可靠等優(yōu)點(diǎn)。國(guó)外Photek、Photonis公司等已經(jīng)推出了各種選通模塊，以Photek公司GM300-3模塊為例對(duì)比，本文設(shè)計(jì)除最小脈寬指標(biāo)稍低于進(jìn)口模塊外，其余指標(biāo)均和進(jìn)口模塊相當(dāng)，可用于相關(guān)領(lǐng)域國(guó)產(chǎn)化替代。

[1] 汪貴華. 光電子器件[M]. 北京: 國(guó)防工業(yè)出版社, 2014: 115-118.

WANG Guihua.[M]. Beijing: National defense industry press, 2014: 115-118.

[2] 郭明安, 楊少華, 羅通頂, 等. 用于高速成像的緊湊式像增強(qiáng)選通脈沖發(fā)生器[J]. 現(xiàn)代應(yīng)用物理, 2016, 7(4): 041203.

GUO Ming’an, YANG Shaohua, LUO Tongding, et al. A compact image intensifier gate pulse generator for high speed imaging[J]., 2016, 7(4): 041203.

[3] 虎俊宇, 裴承全, 田進(jìn)壽, 等. ICCD選通脈沖源的設(shè)計(jì)與實(shí)驗(yàn)研究[J].光子學(xué)報(bào), 2018, 47(9): 0911001.

HU Junyu, PEI Chengquan, TIAN Jinshou, et al. Design and experimental study of ICCD gated pulse source[J]., 2018, 47(9): 0911001.

[4] 劉寧文, 暢里華, 肖正飛, 等. 門(mén)控型像增強(qiáng)器開(kāi)門(mén)時(shí)間測(cè)量[J]. 強(qiáng)激光與粒子束, 2012, 24(10): 2447-2450.

LIU Ningwen, CHANG Lihua, XIAO Zhengfei, et al. Measuring gating time of gated image intensifier[J]., 2012, 24(10): 2447-2450

[5] 張昆林. 小型16mm雙近貼式像增強(qiáng)器研究[D]. 南京: 南京理工大學(xué), 2008: 40-41.

ZHANG Kunlin. Research on minitype 16mm double-proximity image intensifier[D]. Nanjing: Nanjing University of Science and Technology, 2008: 40-41.

[6] Photek Inc. Photomultiplier & photodiode user guide [R/OL]. www. photek.co.uk, 2016.

[7] Onsemiinc. Design and application guide of bootstrap circuit for high- voltage gate-drive IC [R/OL]. www.Onsemi.com, 2014.

Design of Image Intensifier Photocathode Gating Module

DU Peide，ZHU Wenjin，ZHOU Shengtao，LI Xiaolu，LI Yaqing，CHU Zhujun，YANG Kejie

(North Night Vision Technology Co. Ltd, Kunming 650217, China)

For high-speed imagingframing cameras, nanosecond-level time resolution can be achieved using a photocathode gating module to control the image intensifierphotocathode.Traditional moduleshave some problems, such as slow switching speed, exclusively negative voltage output, and positive or negative voltage outputs that cannot reach the full amplitude. Based on the CMOS push-pull output structure and voltage level transfer circuit, a photocathode gating module was designed, which could usea low-side driverdriving PMOS and NMOS. Dead-time control was used to avoid cross conduction of the upper and lower MOSFETs. The actual test results verified that this module has the advantages of simple structure and reliable performance;moreover,the ns level rising or falling edge, adjustable duty ratio 0 to 100%, and +30 to-200V pulse output amplitude were realized. Thismodule was found to be suitable for gating the photocathode of the image intensifier.

image intensifier, photocathode gating, positive and negative pulse generator

TN22

A

1001-8891(2021)10-1008-06

2020-10-08；

2020-12-04.

杜培德（1986-），男，云南玉溪人，碩士，工程師，主要從事像增強(qiáng)器電源設(shè)計(jì)。E-mail：541395364@qq.com。