基于FPGA的多通道多電平高壓信號發(fā)生器

周家輝，劉一清

（華東師范大學通信與電子工程學院，上海 200241）

隨著電子信息產(chǎn)業(yè)的不斷發(fā)展，各領域?qū)τ趯嶒瀮x器也產(chǎn)生了新的需求。機器人靈活協(xié)調(diào)的動作需要多路二電平PWM 波形來驅(qū)動電機協(xié)同運作[1-3]；新能源發(fā)電系統(tǒng)需要產(chǎn)生多電平波形實現(xiàn)逆變電源[4-6]；DLP 投影儀中使用的數(shù)字微鏡器件也需要復雜的多電平高壓波形來進行驅(qū)動[7]。在各個新興領域中，多通道、高電壓、多電平信號驅(qū)動的需求日益增加，但是目前市面上缺少相關儀器，迫切需要科研人員進一步開展研究。文中針對MEMS 數(shù)字微鏡的驅(qū)動，設計了一款多通道多電平高壓信號發(fā)生器，具有使用便捷、靈活性強、可靠性高等特點，同時也可應用于電機驅(qū)動、電源驅(qū)動和新型器件驅(qū)動等多種領域。

1 系統(tǒng)設計

數(shù)字微鏡器件是一種反射式光開關[8]，是DLP 投影技術的核心器件，可以分為MEMS 數(shù)字微鏡和CMOS 驅(qū)動電路兩個部分，文中設計的多通道多電平高壓信號發(fā)生器用于直接驅(qū)動MEMS 數(shù)字微鏡，方便MEMS 數(shù)字微鏡開發(fā)人員測試其微鏡的質(zhì)量。MEMS 數(shù)字微鏡結構如圖1 所示，分為微鏡電極、ON電極和OFF 電極3 個電極，微鏡電極是公共電極，它與ON 電極、OFF 電極之間可分別等效為兩個電容，所以驅(qū)動一個MEMS 數(shù)字微鏡可以等效為驅(qū)動兩個容性負載。

圖1 MEMS數(shù)字微鏡結構示意圖

MEMS 數(shù)字微鏡大多采用靜電驅(qū)動，工作時有兩種狀態(tài)，ON 狀態(tài)和OFF 狀態(tài)[9-10]。當ON 電極與微鏡電極之間的壓差大于OFF 電極與微鏡電極之間的壓差時，MEMS 數(shù)字微鏡將處于ON 狀態(tài)，MEMS 微鏡將入射光反射到投影窗口區(qū)域中，呈現(xiàn)全“亮”的投影效果；反之，當OFF 電極與微鏡電極之間的壓差大于ON 電極與微鏡電極之間的壓差時，MEMS 數(shù)字微鏡將處于OFF 狀態(tài)，MEMS 微鏡將入射光反射到投影窗口區(qū)域外，呈現(xiàn)全“暗”的投影效果[11-13]。

對于MEMS 數(shù)字微鏡而言，如果將公共的微鏡電極接地，那么ON 電極（或OFF 電極）的驅(qū)動波形如圖2 所示。如果驅(qū)動電路直接產(chǎn)生這一波形，那么驅(qū)動電路的設計難度較大，一方面該波形電平數(shù)達到8 個（包括地電平在內(nèi)），驅(qū)動電路較復雜，另一方面該波形對驅(qū)動電路器件的耐壓值要求也較高，最高電壓達到60 V。

圖2 MEMS數(shù)字微鏡驅(qū)動波形圖

由于8 個電平存在如下數(shù)值關系：

所以文中采用了“懸浮式”電路結構對八電平驅(qū)動波形進行分解，以簡化電路結構。如圖3 所示，ON 電極與OFF 電極采用二電平正壓波形驅(qū)動，公共的微鏡電極采用四電平負壓波形驅(qū)動，這樣不僅降低了電路結構的復雜度，也降低了對器件耐壓值的要求。

圖3 MEMS數(shù)字微鏡驅(qū)動分解波形圖

文中所設計的多通道高壓多電平信號發(fā)生器的系統(tǒng)框圖如圖4 所示，信號發(fā)生器64 通道輸出信號的時序參數(shù)由PC 上位機程序通過有線USB 或無線WIFI 兩種方式進行配置，信號發(fā)生器輸出信號的電壓參數(shù)由外部穩(wěn)壓電源進行設置，信號發(fā)生器輸出信號通過軟性連接線連接到定制的MEMS 數(shù)字微鏡負載板，以驅(qū)動MEMS 數(shù)字微鏡。

圖4 系統(tǒng)框圖

2 硬件設計

2.1 核心控制電路

文中所設計的多通道多電平高壓信號發(fā)生器硬件上分為核心控制電路和功率驅(qū)動電路兩部分。核心控制電路以Xilinx 公司Artix-7 系列FPGA(XC7A35T-1FGG484C) 和ST 公 司ARM Cortex-M7微處理器(STM32F767BIT6)為核心器件，外設包括時鐘電路、復位按鍵、WIFI 模 塊、MicroUSB 接 口、FLASH 存儲器等，此外，核心控制電路留有板對板連接器，用于連接功率驅(qū)動電路。

2.2 功率驅(qū)動電路

2.2.1 二電平正電壓驅(qū)動電路

二電平正電壓驅(qū)動電路采用NMOS 半橋驅(qū)動拓撲，電路原理圖如圖5 所示。NMOS 管采用IRLL024N，源漏電壓VDS最大為55 V，漏極電流ID最大為3.1 A，導通電阻為65 mΩ；半橋驅(qū)動器采用IR2101，死區(qū)時間的控制通過FPGA 實現(xiàn)，F(xiàn)PGA的控制信號通過光電耦合器連接到半橋驅(qū)動器的輸入。

圖5 正電壓NMOS半橋驅(qū)動電路原理圖

FPGA 產(chǎn)生NMOS 半橋電路的控制時序時，需要注意NMOS 半橋死區(qū)時間必須折中選擇，既不能太大，也不能太小。死區(qū)時間太小會導致NMOS 半橋兩個NMOS管同時處于飽和區(qū)的時間過長，從而造成NMOS 半橋的交叉損耗變大，甚至導致器件損壞[14]；死區(qū)時間太大又會導致輸出信號波形出現(xiàn)過長的異常電平[15]。折中選取后，將NMOS 半橋的死區(qū)時間設置為50 ns。

對于圖5的NMOS 半橋驅(qū)動拓撲，自舉電容C5在下管Q2導通時通過二極管D1充電，在上管Q1導通時給上管柵極驅(qū)動器供電，所以自舉電容C5的取值與輸出頻率相關，輸出頻率越低、輸出連續(xù)的高電平時間越長，自舉電容需要的容值越大[16]，自舉電容取值為：

其中，Qg是NMOS 管的柵極電荷，Iqbs(max)是上管驅(qū)動電路的最大靜態(tài)電流，Qls是驅(qū)動器內(nèi)電平轉(zhuǎn)換器需要的電荷，Icbs(leak)是自舉電容的漏電流，VCC是自舉電容通過二極管充電的供電電壓，VF是二極管的正向?qū)▔航?，VLS是下管的壓降，f是輸出信號頻率。

2.2.2 四電平負電壓驅(qū)動電路

四電平負電壓驅(qū)動電路采用NMOS 半橋級聯(lián)型拓撲結構，如圖6 所示，設計了三級級聯(lián)半橋拓撲結構，通過控制6 個NMOS 管的開關產(chǎn)生四電平驅(qū)動波形。

圖6 三級級聯(lián)NMOS半橋拓撲結構示意圖

NMOS 半橋拓撲需要滿足上管電壓大于下管電壓，所以對于圖6 所示的三級級聯(lián)NMOS 半橋拓撲，4 個電平必須滿足如下條件：

該條件與圖3(b)中各電平之間的關系一致。

級聯(lián)NMOS 半橋驅(qū)動拓撲工作時，每個半橋最多只有一個NMOS 管導通。當輸出0 V 時，NMOS 管Q1、Q3和Q5導通，其余截止；當輸出-V3時，NMOS 管Q2、Q3和Q5導通，其余截止；當輸出-V2時，NMOS 管Q4和Q5導通，其余截止；當輸出-V4時，NMOS 管Q6導通，其余截止。

以第一級NMOS 半橋為例，由于第一級NMOS半橋下管電壓是負電平-V3，所以相比于圖5 正電壓NMOS 半橋驅(qū)動電路，負電壓NMOS 半橋驅(qū)動電路的電壓參考點從0 V(GND)變?yōu)檩敵龅呢撾娖?V3，此外電路的輔助供電電平也從+10 V 變?yōu)?V3+10 V。

3 軟件設計

系統(tǒng)軟件框圖如圖7 所示，輸出波形的參數(shù)通過PC 上位機設置，上位機的控制命令根據(jù)自定協(xié)議打包后通過有線USB 或者無線WIFI 發(fā)送到ARM 微處理器。ARM 微處理器將PC 上位機的打包數(shù)據(jù)進行接口協(xié)議轉(zhuǎn)換，并通過SPI 接口將控制命令發(fā)送給FPGA，F(xiàn)PGA 根據(jù)控制命令輸出控制時序到功率驅(qū)動電路，從而產(chǎn)生二電平正電壓和四電平負電壓驅(qū)動波形，產(chǎn)生高壓多電平信號。

圖7 軟件系統(tǒng)框圖

完成硬件連接與供電后，需要在PC 上位機控制界面按如下步驟進行操作：

1）選擇連接方式，USB 有線或WIFI 無線；

2）選擇配置方法，不僅可以通過界面中的配置表進行配置，還可以通過載入規(guī)定格式的excel 表進行配置；

3）填寫配置信息，如果選擇界面中的配置表，在表中選擇配置通道，填寫對應的時序參數(shù)，如頻率、相位、占空比等；

4）點擊確認配置按鈕，完成配置。

4 測試與驗證

多電平高壓信號發(fā)生器硬件實物圖如圖8 所示，包括核心控制電路板、功率驅(qū)動電路板和負載測試板，核心控制電路板通過板對板連接器連接到功率驅(qū)動電路板，負載測試板用于模擬MEMS 數(shù)字微鏡子板，MEMS 數(shù)字微鏡可等效為容性負載。

圖8 多電平高壓信號發(fā)生器硬件實物圖

系統(tǒng)測試實物圖如圖9 所示，包括PC 上位機、穩(wěn)壓電源、示波器和多電平高壓信號發(fā)生器。PC 上位機通過有線USB 或無線WIFI 連接到多電平高壓信號發(fā)生器，穩(wěn)壓電源對多電平高壓信號發(fā)生器供電，示波器探測負載測試板上的輸出信號。

圖9 系統(tǒng)測試實物圖

測試時，將示波器的一個通道接入二電平正電壓波形，另一個通道接入四電平負電壓波形，再利用示波器的減運算功能，即可得到如圖10 所示的八電平輸出波形測試圖。

圖10 八電平輸出波形測試圖

輸出信號的頻率、占空比和通道間的相位差測量結果如表1～3 所示，由于采用FPGA 進行時序控制，輸出信號的頻率、占空比和通道間相位差等時序參數(shù)的相對誤差均精確到0.11%以內(nèi)。

表1 頻率測量結果表

表2 占空比測量結果表

表3 相位差測量結果表

5 結論

文中設計了一種基于FPGA的多通道多電平高壓信號發(fā)生器，輸出信號的頻率、占空比、相位等時序參數(shù)通過FPGA 控制功率驅(qū)動電路輸入的PWM 波來調(diào)整，輸出信號的幅度參數(shù)通過外部穩(wěn)壓電源調(diào)整，最終實現(xiàn)了針對新型數(shù)字微鏡器件驅(qū)動的64路8 電平60 V 高電壓復雜波形信號發(fā)生器。