四管像素滿阱容量影響因素研究*

孫 權(quán)，姚素英，徐江濤，徐 超，張冬苓

(天津大學(xué)電子信息工程學(xué)院，天津300072)

CMOS圖像傳感器因其更低的功耗，更低的成本，更高的集成度［1］，以及可以在像素級(jí)別與CMOS模擬及數(shù)字電路更好的集成［2］，因而得到了迅猛發(fā)展。CMOS圖像傳感器廣泛應(yīng)用于安防、科學(xué)研究、工業(yè)控制、數(shù)碼終端等領(lǐng)域［3］。通常的CMOS圖像傳感器像素結(jié)構(gòu)包括三管、四管與五管像素，三管與五管像素因?yàn)椴荒苁褂孟嚓P(guān)雙采樣而具有較高的隨機(jī)噪聲［4－5］。引自電荷耦合器件 CCD(Charge-Coupled Device)技術(shù)中的表面鉗位光電二極管結(jié)構(gòu)PPD(Pinned Photo-Diode)，使得硅與二氧化硅的界面得以更好的隔離，大大減小了暗電流，同時(shí)提高了短波長(zhǎng)光的響應(yīng)［6］。因此帶有表面鉗位光電二極管的四管像素結(jié)構(gòu)成為當(dāng)前CMOS圖像傳感器像素結(jié)構(gòu)的主流。像素的滿阱容量是指通過(guò)光電二極管可以收集并順利轉(zhuǎn)移至浮空節(jié)點(diǎn)FD(Floating Node)的最大可用光生電荷數(shù)［7］。低的滿阱容量會(huì)降低像素的動(dòng)態(tài)范圍、信噪比以及靈敏度，從而嚴(yán)重降低圖像的質(zhì)量，在當(dāng)今小像素應(yīng)用逐漸增加的條件下顯得尤為嚴(yán)重［8］。國(guó)內(nèi)外已經(jīng)提出了很多提高滿阱容量的方法。例如在像素曝光期間，在傳輸管柵上加一個(gè)負(fù)偏壓，提高光電二極管與傳輸柵之間的電子勢(shì)壘，從而有效的增大像素滿阱容量［9］，但外圍電路很難產(chǎn)生需要的負(fù)偏壓。也可以通過(guò)增大PPD的電容來(lái)增大像素的滿阱容量，包括在光電二極管中橫向注入P型雜質(zhì)從而擴(kuò)大耗盡區(qū)［10］，或者在光電二極管中多次注入P型雜質(zhì)，形成蜂窩狀光電二極管［11］，但是上述方案工藝均相對(duì)比較復(fù)雜，很難在標(biāo)準(zhǔn)工藝中實(shí)現(xiàn)。

本文分析了影響四管像素滿阱容量的主要因素，著重分析了PPD電容對(duì)滿阱容量的影響，得到PPD周長(zhǎng)、面積對(duì)滿阱容量的模型公式，采用0.18 μm CMOS工藝進(jìn)行了像素流片測(cè)試，并根據(jù)流片測(cè)試結(jié)果進(jìn)行了擬合。其次，針對(duì)像素積分時(shí)間內(nèi)由于PPD向FD的漏電而造成的滿阱容量的減小，本文通過(guò)在PPD與FD之間增加P型注入的方法來(lái)提高電子勢(shì)壘，減小漏電，有效的提高了像素滿阱容量。通過(guò)對(duì)比不同工藝條件下實(shí)際流片測(cè)試結(jié)果，驗(yàn)證了本文提出的方法。

1 像素滿阱容量影響因素分析

本文所有的研究均基于四管(4T)像素結(jié)構(gòu)，如圖1所示。4T像素包括鉗位光電二極管(PPD)，傳輸管(MTG)，浮空節(jié)點(diǎn)(FD)，源跟隨器(SF)，復(fù)位管(MRST)以及行選擇管(SEL)。PPD是由高摻雜濃度的P型表面鉗位層P+、N埋層以及P型襯底構(gòu)成。

圖1 4管像素基本結(jié)構(gòu)

像素的滿阱容量是指PPD經(jīng)過(guò)耗盡區(qū)收集到的，并且可以在讀出時(shí)間內(nèi)通過(guò)傳輸柵轉(zhuǎn)移至FD的最大光生電子總數(shù)。主要受PPD電容、FD電容，以及自PPD向FD的電荷轉(zhuǎn)移效果三方面的影響。PPD用于產(chǎn)生并收集光生電子，而FD負(fù)責(zé)將轉(zhuǎn)移來(lái)的相應(yīng)的光生電子轉(zhuǎn)變?yōu)閷?duì)應(yīng)的相關(guān)雙采樣輸出信號(hào)并傳輸至列總線。電荷轉(zhuǎn)移效果對(duì)有效勢(shì)阱容量有很大影響。PPD勢(shì)阱中產(chǎn)生并收集的光生電子，只有全部轉(zhuǎn)移至FD，轉(zhuǎn)變?yōu)橄鄳?yīng)的相關(guān)雙采樣信號(hào)輸出，才能形成有效的圖像數(shù)據(jù)。FD電容如果較小，會(huì)導(dǎo)致無(wú)法容納由PPD轉(zhuǎn)移至FD中的光生電子，尤其是當(dāng)PPD較大時(shí)更為明顯，此時(shí)像素滿阱容量將受限于FD電容的大小。這種情況下PPD儲(chǔ)存的光生電子會(huì)在FD處不斷的向外溢出，形成向FD周圍襯底的漏電，造成PPD勢(shì)阱無(wú)法產(chǎn)生并收集足夠多的光生電荷的假象，限制了像素實(shí)際可用滿阱容量。

圖2為正常大小FD與較小的FD兩種光響應(yīng)曲線的對(duì)比。由于較小的FD具有較小的電容，因此在FD達(dá)到飽和之前，相同曝光量會(huì)產(chǎn)生更大的電壓變化，輸出更大的信號(hào)值，通常以ADU(Analog to Digital Unit)計(jì)算。

圖2 FD對(duì)輸出的影響

下面主要討論P(yáng)PD電容對(duì)像素滿阱容量的影響。PPD可以收集到的光生電子總數(shù)QPPD可由式(1)計(jì)算得到

其中CPPD是鉗位光電二極管 PPD的電容，ΔV是PPD內(nèi)電荷轉(zhuǎn)移前后的電勢(shì)差，它取決于像素的工藝條件以及像素內(nèi)光生電子的轉(zhuǎn)移情況。在相同的工藝條件和電荷轉(zhuǎn)移情況下，ΔV相同，則CPPD越大，QPPD越大，阱容量越大。鉗位光電二極管PPD的電容，由PPD底面電容與側(cè)壁電容的和來(lái)決定［12］。可由式(2)表示為

其中Cj為PPD底面電容，與PPD的底面面積成正比;Cjsw為PPD的側(cè)壁電容，與PPD側(cè)壁面積成正比。側(cè)壁面積可以近似由PPD的底面周長(zhǎng)與結(jié)深的乘積來(lái)表示，而PPD的結(jié)深是由具體的像素工藝條件決定。當(dāng)像素的工藝條件確定時(shí)，PPD的電容即可由PPD的底面面積與底面周長(zhǎng)來(lái)近似表示，即式(3)

其中APPD為PPD的底面面積，PPPD為PPD的周長(zhǎng)，k、q、i為待定常數(shù)。

采用0.18 μm CMOS工藝對(duì)4T像素進(jìn)行了流片測(cè)試，像素面積為15 μm×15 μm，其中PPD的N埋層使用85 keV，1.0×1012/cm2的磷注入，表面鉗位層使用15 keV，5.0×1013/cm2的二氟化硼注入，實(shí)際測(cè)試參數(shù)如表1所示。

表1 PPD面積、周長(zhǎng)與滿阱容量的關(guān)系

由表1可以得出，增大PPD的面積與周長(zhǎng)可以顯著的增大其滿阱容量。PPD的面積越大，其內(nèi)部有更多帶正電的施主離子，增大了耗盡區(qū)收集光生電子的儲(chǔ)存區(qū)域。而增大PPD的周長(zhǎng)，可以有效增大PPD的耗盡區(qū)，同樣增大了收集光生電子的區(qū)域。使用MATLAB仿真對(duì)實(shí)測(cè)像素面積、周長(zhǎng)及滿阱容量進(jìn)行了擬合。擬合得到式(4)，

擬合曲線如圖3所示。

圖3 PPD面積、周長(zhǎng)擬合曲線

2 防穿通注入

在像素積分期間內(nèi)，即傳輸管關(guān)斷時(shí)，PPD內(nèi)積累的光生電子越來(lái)越多，由于FD電勢(shì)較高，其對(duì)PPD內(nèi)部?jī)?chǔ)存的光生電子的吸引可能會(huì)導(dǎo)致PPD內(nèi)部的電子流向FD，形成漏電流，嚴(yán)重減小像素的滿阱容量。

如圖1所示，在傳統(tǒng)的4T像素設(shè)計(jì)中，PPD與FD之間區(qū)域由襯底構(gòu)成。PPD與FD之間的距離基本可以認(rèn)為是傳輸管的柵長(zhǎng)，在FD復(fù)位過(guò)程中，(采用的0.18 μm CMOS 工藝中的電源電壓為 3.3 V)，其電勢(shì)為3.3 V減去復(fù)位管的閾值電壓，這個(gè)較高的電勢(shì)會(huì)對(duì)此時(shí)儲(chǔ)存在PPD內(nèi)部的光生電子產(chǎn)生較強(qiáng)烈的吸引作用。根據(jù)半導(dǎo)體物理理論，PN結(jié)耗盡區(qū)寬度XD由以下公式給出

其中，ε0為絕對(duì)介電常數(shù)，其值為8.85 ×10－14F/cm;εr為硅的相對(duì)介電常數(shù)，其值為11.6;VD為PN結(jié)內(nèi)建電勢(shì)，其值一般在0.6 V ～0.9 V之間，本文中取0.75 V;V為PN結(jié)兩端的電勢(shì)差，正向時(shí)V＞0，反向時(shí)V＜0;NA為襯底的摻雜濃度，本文中為1×1015/cm3。若取FD電勢(shì)為2 V，即V為－2 V，代入式(5)，可以得到FD與襯底的之間的耗盡區(qū)寬度為1.89 μm。而傳輸管的柵長(zhǎng)為700 nm，即PPD最靠近傳輸柵的一側(cè)將處于FD與襯底形成的耗盡區(qū)之中，因此PPD中儲(chǔ)存的光生電子也將處于此耗盡區(qū)的電場(chǎng)之中，形成流向FD的漂移電流;同時(shí)還存在由擴(kuò)散引起的自PPD流向襯底的PN結(jié)反向電流。這個(gè)自PPD向FD方向的漏電流，會(huì)導(dǎo)致大量光生電荷的損失，造成像素滿阱容量的大幅減小。

利用軟件對(duì)FD在復(fù)位的過(guò)程中傳輸柵下電子電流密度的情況進(jìn)行了仿真，結(jié)果如圖4所示?？梢钥闯?，此時(shí)PPD中電子有很大一部分在向FD流動(dòng)，因而造成了二者之間較大的電子電流密度。

圖4 電子電流密度二維仿真

可以防止此漏電的方法有2種，第1種是加大PPD與FD之間的距離，即傳輸管的柵長(zhǎng)，以致超出FD與襯底之間的耗盡區(qū)寬度，這樣PPD就不會(huì)暴露在耗盡區(qū)電場(chǎng)之中。第2種方法是在PPD與FD之間增加一種P型注入，增大其摻雜濃度，減小與FD之間的耗盡區(qū)寬度。根據(jù)式(5)可以得到增加其摻雜濃度為1×1017/cm3，就可以使耗盡區(qū)寬度減小為原先的1/10。這次注入為防穿通注入。

將700 nm的傳輸管柵拉長(zhǎng)至1 μm，可以在一定程度上實(shí)現(xiàn)第1種方法。對(duì)像素增加一層P型注入，稱之為防穿通APT(Anti-Punch Through)注入，或者使用工藝流程中的P阱(P-Well，PW)注入，將其置于PPD與FD之間，即可實(shí)現(xiàn)第2種方法。通過(guò)軟件仿真了4種不同工藝條件下，采取這三種具體實(shí)施方式之后的滿阱容量。4種工藝條件的主要參數(shù)如表2所示，其對(duì)應(yīng)的仿真像素滿阱容量如表3所示。

表2 不同工藝條件主要參數(shù)

表3 仿真像素滿阱容量

由表3可知，將傳輸柵拉長(zhǎng)，使PPD盡量移出FD的耗盡區(qū)，能夠在一定程度上緩解由于漏電造成的滿阱容量的減小。而使用APT注入或者使用PW注入增加傳輸柵下?lián)诫s濃度的方式，都能在很大的范圍內(nèi)有效增加像素滿阱容量，獲得較好的效果。

3 流片測(cè)試結(jié)果

經(jīng)過(guò)實(shí)際流片測(cè)試，原始的像素結(jié)構(gòu)在實(shí)際流片測(cè)試后，由于漏電嚴(yán)重，其滿阱容量基本可以忽略。拉長(zhǎng)傳輸柵之后，獲得改善效果非常小。只有使用APT或者PW增加摻雜濃度的方式能夠有效的增加像素滿阱容量。以#2號(hào)工藝條件為例，給出原始以及3種具體實(shí)施方式的像素光響應(yīng)曲線，如圖5所示。

圖5 實(shí)測(cè)光響應(yīng)對(duì)比

正常工作的像素，在曝光時(shí)間一定的條件下，隨著光照強(qiáng)度的逐漸增加，單位時(shí)間內(nèi)可以產(chǎn)生的光生電子－空穴對(duì)也會(huì)相應(yīng)增加，其相關(guān)雙采樣的輸出值變大，直至PPD達(dá)到滿阱狀態(tài)，此時(shí)即使光照強(qiáng)度繼續(xù)增加，由于PPD內(nèi)可以容納的電子總數(shù)已達(dá)到最大值，則像素的輸出值將基本不再變化。即像素輸出隨光照強(qiáng)度的增大而增大，并在像素達(dá)到滿阱時(shí)而達(dá)到飽和。從圖5可以看出，采用原始的像素結(jié)構(gòu)，其光響應(yīng)曲線基本保持較低水平。而將柵拉長(zhǎng)之后的像素結(jié)構(gòu)，光響應(yīng)水平得到提升，但效果非常有限。只有使用PW注入與使用APT注入的兩種像素結(jié)構(gòu)能夠?qū)崿F(xiàn)正常的像素功能。由此可見(jiàn)，在PPD與FD之間必須加入一層P型摻雜的注入，來(lái)防止自PPD向FD的漏電，從而提高像素的滿阱容量，實(shí)現(xiàn)正常的像素功能。

實(shí)際測(cè)試不同工藝條件下，4種不同像素的滿阱容量如表4所示。由于原始的像素結(jié)構(gòu)與拉長(zhǎng)柵的像素結(jié)構(gòu)，其溝道穿通比較嚴(yán)重，滿阱容量在實(shí)際測(cè)試中無(wú)法精確獲得。且由于軟件仿真與實(shí)際測(cè)試的差異，對(duì)于可以測(cè)量滿阱容量的像素結(jié)構(gòu)，測(cè)得的數(shù)值較軟件仿真相比也小了很多，但是能夠得出防穿通注入不可缺少的結(jié)論。

表4 測(cè)試像素滿阱容量

4 結(jié)論

分析了影響4T像素滿阱容量的主要因素，即PPD電容、FD電容以及電荷轉(zhuǎn)移情況。著重分析了PPD電容對(duì)滿阱容量的影響，得到PPD周長(zhǎng)、面積對(duì)滿阱容量的影響關(guān)系，并通過(guò)MATLAB對(duì)實(shí)際測(cè)試結(jié)果進(jìn)行了擬合。針對(duì)積分時(shí)間內(nèi)由于FD的高電勢(shì)對(duì)PPD中的光生電子的吸引而導(dǎo)致的漏電使像素滿阱容量減小的問(wèn)題，可以通過(guò)在PPD與FD之間增加一次P型注入或者PW注入，增加其摻雜濃度，從而減小PPD與FD之間的耗盡區(qū)寬度，使PPD遠(yuǎn)離FD耗盡區(qū)的電場(chǎng)，減小了由于FD的高電勢(shì)而引起的PPD嚴(yán)重漏電流，從而提高了像素的滿阱容量。增加一次P型注入和使用PW注入均依據(jù)其功能稱為防穿通注入。流片測(cè)試結(jié)果表明，使用PW或增加一次P型注入的效果較好，能夠順利實(shí)現(xiàn)像素的基本功能，其光響應(yīng)曲線正常。而未使用防穿通注入的像素結(jié)構(gòu)，都得不到正常的像素功能。使用新增P型注入的方式，需要在整個(gè)像素的工藝流程中增加一層掩膜版，而使用PW的方式，沒(méi)有引入任何其他的改變，可以有效節(jié)約成本。本文結(jié)果對(duì)研究像素滿阱容量有一定的借鑒價(jià)值。

［1］ El Gamal A，Eltoukhy H.CMOS Image Sensors［J］.IEEE Circuits and Devices Magazine，2005，21(3):6 －20.

［2］ 趙士彬，姚素英，徐江濤.基于壓縮感知的低功耗高效率CMOS圖像傳感器設(shè)計(jì)［J］.傳感技術(shù)學(xué)報(bào)，2011，24(8):1151－1157.

［3］ Liu X，F(xiàn)owler B，Hung Do，et al.High Performance CMOS Image Sensor for Low Light Imaging［C］//Proc，2007 International Image Sensor Workshop，June 7 －10，2007 Ogunquit Maine，USA.

［4］ 張鈺.一種新的片上抑制CMOS圖像傳感器暫態(tài)噪聲方法［J］.傳感技術(shù)學(xué)報(bào)，2011，24(6):859 －863.

［5］ Zhou Yangfan，Cao zhongxiang，Li Quanliang，et al.Image Lag Optimization of Four-Transistor Pixel for High Speed CMOS Image［C］//International Symposium on Photoelectronic Detection and Imaging 2011 － Advances in Imaging Detectors and Applications，Proc.SPIE，2011，8194:819435.

［6］ Lee P P，Guidash P M，Stevens E G，et al.Active Pixel Sensor Integrated with a Pinned Photodiode ［P］.USA Patent，No.5625210，1997.

［7］ Hinckley S，Gluszak E A，Eshraghian K.Modeling of Device Structure Effects in Backside Illuminated CMOS Compatible Photodiode［C］//Proceedings Conference on Optoelectronic and Microelectronic Materials and Devices 2000，Melbourne，399 －402.

［8］ Agranov G，Smith S，Mauritzson R，et al.Pixel Continues to Shrink Small Pixels for Novel CMOS Image Sensors［C］//International Image Sensor Workshop，June 26 －28，2009 Bergen，Norway.

［9］ Bongki Mheen，Young-Joo Song，Albert J P Thwuwissen.Negative Offset Operation of Four-Transisitor CMOS Image Pixels for Increased Well Capacity and Suppressed Dark Current［J］.IEEE E-lectron Device Letters，2008，29(4):347.

［10］ Younsub Lim，Kyunglak Lee，Heejeong Hong，et al.Stratified Photodiode a New Concept for Small Size-High Performance CMOS Image Sensor Pixels［C］//Proc，2007 International Image Sensor Workshop，June 7 －10，2007 Ogunquit Maine，USA.

［11］ Wang Ching-Chun.A Study of CMOS Technologies for Image Sensor Applications［D］.National TsingHua University，Taiwan，August 2001.

［12］ SuatUtku Ay.Photodiode Peripheral Utilization Effect on CMOS APS Pixel Performance［J］.IEEE Transactions on Circuits and System －1:Regular Papers，2008，55(6):1405 －1411.