基于SOPC數(shù)字鎖相放大器設(shè)計(jì)與實(shí)現(xiàn)?

楊保海，任全會(huì)，李海生?

(1.廣西民族師范學(xué)院數(shù)理與與電子信息工程學(xué)院，廣西 崇左 532200；2.河南省高速鐵路運(yùn)營(yíng)維護(hù)工程研究中心，河南 鄭州 451460)

在電子信息工程領(lǐng)域，噪聲不可避免地以各種形式存在。把微弱信號(hào)從含噪信號(hào)中精確提取出來(lái)是目前很多學(xué)者重點(diǎn)研究的內(nèi)容，微弱信號(hào)檢測(cè)技術(shù)在工程技術(shù)領(lǐng)域應(yīng)用非常廣泛[1－2]。因?yàn)殒i相放大技術(shù)測(cè)量精度較高，在微弱信號(hào)檢測(cè)技術(shù)中應(yīng)用最為廣泛。模擬鎖相放大器存在很多的問(wèn)題，比如存在溫度漂移，精度不高，穩(wěn)定性差以及抗噪聲能力差等。

目前市場(chǎng)上的數(shù)字鎖相放大器也存在一些缺點(diǎn)，體積大，無(wú)法在線升級(jí)，穩(wěn)定性差等[3－4]。為了解決這些問(wèn)題，文章提出了基于SOPC 數(shù)字鎖相放大器設(shè)計(jì)，把數(shù)字鎖相放大器集成到SOPC 系統(tǒng)上。和傳統(tǒng)的數(shù)字鎖相放大器相比，不但系統(tǒng)穩(wěn)定好、精度高，不受溫漂和偏置的影響[5]，同時(shí)放大器的體積也大大縮小，便于攜帶。

1 基于SOPC 數(shù)字鎖相放大器硬件設(shè)計(jì)

1.1 總體硬件設(shè)計(jì)

系統(tǒng)總體設(shè)計(jì)如圖1 所示。整個(gè)硬件系統(tǒng)包括信號(hào)預(yù)處理、A/D 轉(zhuǎn)換和SOPC 系統(tǒng)三部分。

圖1 總體方框圖

1.2 SOPC 系統(tǒng)內(nèi)部結(jié)構(gòu)

SOPC 系統(tǒng)選用Altera 公司的Cyclone IV 型FPGA，數(shù)字鎖相放大器使用軟件QuartusⅡ在FPGA上實(shí)現(xiàn)[6]，其原理圖如圖2 所示。

圖2 數(shù)字鎖相放大器原理圖

假設(shè)待測(cè)信號(hào)是Xi(t)，DCO 會(huì)產(chǎn)生一對(duì)正交信號(hào)[7]，此兩個(gè)信號(hào)用Xo1(t)和Xo2(t)表示，其表達(dá)式為:

式中:Xim表示的是待測(cè)信號(hào)的幅度，Xom表示的是通過(guò)DOC 后的信號(hào)幅度，ωi表示的是初始瞬時(shí)角頻率，ωo表示的是通過(guò)DOC 后的瞬時(shí)角頻率，φi表示的是初始瞬時(shí)相位，φo表示的是通過(guò)DOC 后的瞬時(shí)相位。以正交信號(hào)的其中一個(gè)為例進(jìn)行分析，因?yàn)閮蓚€(gè)信號(hào)的運(yùn)算基本相似[8]。

把Xi(t)分別乘以Xo1(t)和Xo2(t)則:

式中:K表示的是乘法器比例因子，F(xiàn)IR 濾波器的主要功能就是把Xd(t)中的和頻分量去掉，同時(shí)還要保留住差頻分量，環(huán)路濾波器的主要功能是去掉差頻信號(hào)中的高頻噪聲[9]，這樣就可以得到DOC 的控制電壓Xc(t)，Xc1(t)和Xc2(t)是Xc(t)的電壓分量。

輸出信號(hào)的頻率可以通過(guò)Xc(t)的變化進(jìn)行調(diào)整:

如果鎖相環(huán)處于相位鎖定的時(shí)候，就可以把Xc1(t)和Xc2(t)提取出來(lái)，同時(shí)就可以把Xi(t)的幅度和相位信息表示出來(lái):

1.3 信號(hào)預(yù)處理電路

此電路的主要功能是預(yù)先處理待測(cè)信號(hào)Xi(t)，這樣A/D 轉(zhuǎn)換時(shí)采樣效果更好。預(yù)處理電路主要由三部分構(gòu)成。第一部分是固定增益放大電路，此電路選用OPA657 型集成運(yùn)算放大器[10]，此電路可以滿(mǎn)足信號(hào)頻率為100 kHz，幅度允許最大值是1 μV，硬件電路圖如圖3 所示。

圖3 固定增益電路

第二部分是程控放大電路，此電路選用的是AD8253 型數(shù)控增益儀表放大器。電路圖如圖4所示。

圖4 程控放大電路

第三部分是工頻濾波電路，此電路選用的是NE5532 型低噪運(yùn)算放大器，電路圖如圖5 所示。此電路在進(jìn)行信號(hào)放大的同時(shí)，還通過(guò)兩級(jí)帶阻濾波器很好地濾除工頻噪聲[11]。

圖5 工頻濾波電路圖

2 軟件設(shè)計(jì)

圖6 就是數(shù)字鎖相放大器主程序流程，通過(guò)軟件QuartusⅡ在SOPC Builder 環(huán)境下實(shí)現(xiàn)，軟件編寫(xiě)采用匯編語(yǔ)言和硬件描述語(yǔ)言Verilog HDL 語(yǔ)言，除了主程序還包含有液晶顯示驅(qū)動(dòng)、對(duì)鍵盤(pán)進(jìn)行掃描等子程序。

圖6 鎖相放大器主程序流程圖

3 測(cè)試結(jié)果和結(jié)論

3.1 測(cè)試結(jié)果

為了驗(yàn)證文章方法的正確性，對(duì)系統(tǒng)進(jìn)行了測(cè)試，待測(cè)信號(hào)通過(guò)安捷倫N5182A 信號(hào)發(fā)生器和100 dB 衰減網(wǎng)絡(luò)產(chǎn)生，測(cè)試值通過(guò)泰克DSA8300 數(shù)字示波器產(chǎn)生[12]。測(cè)試結(jié)果如表1 所示。

通過(guò)表1 的測(cè)試結(jié)果可以看出，基于SOPC 數(shù)字鎖相放大器最低可以測(cè)量幅度為100 nV 的微弱信號(hào)。

表1 測(cè)試結(jié)果

在被測(cè)信號(hào)為納伏級(jí)的時(shí)候誤差率相對(duì)較高，但是總體也小于0.35%，但被測(cè)信號(hào)達(dá)到微伏級(jí)的時(shí)候，誤差率會(huì)進(jìn)一步的降低，可以達(dá)到0.1%以下。

測(cè)量信號(hào)和被測(cè)信號(hào)的相位差都在10°以下，最低可以達(dá)到1°以下。

3.2 結(jié)論

文章介紹了一種基于SOPC 數(shù)字鎖相放大器設(shè)計(jì)，數(shù)字鎖相放大器是基于FPGA 實(shí)現(xiàn)的，在SOPC Builder 環(huán)境下定制完成，被測(cè)信號(hào)通過(guò)信號(hào)預(yù)處理電路和A/D 轉(zhuǎn)換電路之后輸入到SOPC 系統(tǒng)中進(jìn)行處理。通過(guò)測(cè)試可以看出測(cè)量精度高，誤差率最低可以達(dá)到0.1%以下。此外，此系統(tǒng)穩(wěn)定性好，體積小，便于攜帶，可以實(shí)現(xiàn)在線升級(jí)，具有良好的工程實(shí)用價(jià)值。