基于計數(shù)溢出置位及比較相等清零方法的脈沖寬度調(diào)制器

張磊 楊小慶

摘?要：通用脈沖寬度調(diào)制器是通過控制波形發(fā)生器產(chǎn)生的一種狀態(tài)可變的調(diào)制波形，其輸出信號的特征通常是保持脈沖信號的頻率不變，而占空比隨著脈沖發(fā)生器設(shè)定值的變化而變化。是對模擬電路進(jìn)行控制的一種常用技術(shù)，以達(dá)到節(jié)能高效的目的，常用在直流電機(jī)調(diào)速和顯示系統(tǒng)背光亮度調(diào)節(jié)的領(lǐng)域中。本文設(shè)計了一種脈沖寬度調(diào)制器，其工作原理是系統(tǒng)的設(shè)定值與計數(shù)器的輸出值進(jìn)行對比，二者相等時讓輸出電路清零，當(dāng)計數(shù)器溢出時，讓輸出電路置位，從而控制輸出電平的變化，實現(xiàn)輸出脈沖調(diào)制的功能，而輸出信號占空比的大小由系統(tǒng)設(shè)定值決定。

關(guān)鍵詞：數(shù)值比較;計數(shù)溢出置位;比較相等清零;占空比調(diào)節(jié)

1?系統(tǒng)結(jié)構(gòu)框圖

脈沖寬度調(diào)制器系統(tǒng)主要由8個部分組成，分別是主計數(shù)器、設(shè)定值寄存器、寫設(shè)定值控制電路、數(shù)值比較電路、邏輯運算電路、電平保持電路、極性控制電路和輸出電平控制電路組成。

主計數(shù)器在時鐘的驅(qū)動下實現(xiàn)計數(shù)值的改變。在每個系統(tǒng)時鐘CLK上升沿來臨的時刻，主計數(shù)器進(jìn)行加1操作并輸出該計數(shù)的數(shù)值。當(dāng)主計數(shù)器所有的計數(shù)值輸出引腳全是1的時刻，即輸出的計數(shù)值達(dá)到最大值，其溢出指示引腳HCO被置1，在隨后脈沖上升沿的作用下，計數(shù)值再次加1，主計數(shù)器輸出全為0，此時溢出指示引腳HCO被置0，HCO由0變到1再變成0，產(chǎn)生這個持續(xù)時間為一個系統(tǒng)時鐘周期的尖峰脈沖即是其中一個輸出脈沖翻轉(zhuǎn)控制信號。

寫設(shè)定值控制電路負(fù)責(zé)控制寫入設(shè)定值寄存器中的數(shù)據(jù)，該數(shù)據(jù)作為基準(zhǔn)數(shù)據(jù)與計數(shù)器輸出的數(shù)據(jù)在數(shù)值比較電路中進(jìn)行比較，輸出兩個數(shù)據(jù)大小的控制信號。在寫設(shè)定值控制電路中，主要完成輸入基準(zhǔn)數(shù)據(jù)的范圍限定和將基準(zhǔn)數(shù)據(jù)寫入設(shè)定值寄存器的時機(jī)控制。

邏輯運算電路對數(shù)值比較電路和計數(shù)器溢出標(biāo)志信號進(jìn)行邏輯運算，產(chǎn)生最終調(diào)制信號的狀態(tài)翻轉(zhuǎn)控制信號。狀態(tài)翻轉(zhuǎn)控制信號包括比較相等時的基準(zhǔn)信號和計數(shù)器溢出時的基準(zhǔn)信號。電平保持電路在狀態(tài)翻轉(zhuǎn)控制信號的作用下不斷對輸出電平進(jìn)行取反，依據(jù)比較相等時的基準(zhǔn)信號和計數(shù)器溢出時的基準(zhǔn)信號之間的時間差，便控制輸出信號高電平的持續(xù)時間。

由于邏輯運算電路輸出的結(jié)果可能混有毛刺和干擾信號，在送到電平保持電路之前，需對可能存在的干擾信號進(jìn)行屏蔽處理。由于計數(shù)器輸出的數(shù)據(jù)是在時鐘的上升沿時改變，則毛刺信號會伴隨著計數(shù)器輸出數(shù)據(jù)的改變而產(chǎn)生，因此需增加電路控制信號的導(dǎo)通時刻，來避免毛刺信號輸入到電平保持電路中。

2?系統(tǒng)工作原理

主計數(shù)器在時鐘信號CLK信號的驅(qū)動下，每個時鐘周期進(jìn)行加1操作，每次加1操作后，與設(shè)定寄存器中保存的設(shè)定值進(jìn)行比較，當(dāng)二者相等時，數(shù)值比較器輸出持續(xù)時間為1個時鐘周期的高電平信號。當(dāng)主計數(shù)器達(dá)到溢出狀態(tài)時，其HCO引腳輸出持續(xù)時間為一個時鐘周期的高電平溢出信號，將該信號與數(shù)值比較器輸出的信號經(jīng)過邏輯運算電路后，便產(chǎn)生狀態(tài)翻轉(zhuǎn)的控制信號。系統(tǒng)工作原理如圖2所示。

圖2中，中間的方波波形是實際對外輸出的經(jīng)過調(diào)制后的波形，輸出脈沖上升沿對應(yīng)的下方的尖峰脈沖由計數(shù)器溢出后產(chǎn)生的狀態(tài)翻轉(zhuǎn)控制信號，該信號持續(xù)時間為一個時鐘周期。輸出脈沖下降沿對應(yīng)的下方的尖峰脈沖由設(shè)定值寄存器的數(shù)值和計數(shù)器輸出的數(shù)值相等時，數(shù)值比較器輸出一個時鐘周期的狀態(tài)翻轉(zhuǎn)控制信號，該信號持續(xù)時間為一個時鐘周期。兩個狀態(tài)翻轉(zhuǎn)控制信號均由邏輯運算電路輸出，在設(shè)定值寄存器里的數(shù)值不是很接近0或不是很接近計數(shù)器的最大值時，二者發(fā)生在不同的時刻，不會產(chǎn)生沖突。

邏輯運算輸出兩個狀態(tài)翻轉(zhuǎn)信號給電平保持電路，電平保持電路由一個上升沿D觸發(fā)器構(gòu)成的二分頻電路組成，該D觸發(fā)器的反相輸出端接自身的數(shù)據(jù)輸入端，因此，在其CLK引腳輸入的每個狀態(tài)翻轉(zhuǎn)信號的作用時刻，D觸發(fā)器的輸出端Q不斷對上一個狀態(tài)的輸出電平進(jìn)行取反，在CLK引腳的低電平期間，D觸發(fā)器輸出電平保持不變，從而實現(xiàn)最終的脈沖輸出。

由于觸發(fā)D觸發(fā)器輸出狀態(tài)發(fā)生改變的是兩個尖峰脈沖，尖峰脈沖半周期高電平的持續(xù)時間比較短，在忽略內(nèi)部電路延時的情況，尖峰脈沖高電平的持續(xù)時間基本等于系統(tǒng)時鐘高電平的時間，而D觸發(fā)器在上升沿觸發(fā)信號的作用下輸出輸入端所加的電平信號時，對觸發(fā)脈沖的建立時間和保持時間是有要求的，因此，選用系統(tǒng)時鐘的頻率時，應(yīng)考慮實際器件的建立時間和保持時間，避免因為時間要求的問題導(dǎo)致電路運行失敗。

當(dāng)設(shè)定值寄存器中的數(shù)據(jù)增加時，輸出脈沖的占空比也隨之增加，此時稱輸出的調(diào)制脈沖的極性為正極性。當(dāng)設(shè)定值寄存器中的數(shù)據(jù)增加時，輸出脈沖的占空比隨之減少，此時稱輸出的調(diào)制脈沖的極性為負(fù)極性。正常工作時，系統(tǒng)輸出正極性脈沖，但在某些特殊場合，需要脈沖寬度調(diào)制器隨著設(shè)定值寄存器中的數(shù)據(jù)增加，輸出脈沖的占空比減少，為增強(qiáng)該系統(tǒng)的適用場合，特增加極性反轉(zhuǎn)電路滿足該要求。

通常實現(xiàn)極性反轉(zhuǎn)的方法是主計數(shù)器輸出值和設(shè)定值寄存器的數(shù)值相等時，讓輸出脈沖置位，在主計數(shù)器溢出時讓輸出脈沖復(fù)位，其工作過程和正極性的工作過程完全一樣，只是在兩個狀態(tài)翻轉(zhuǎn)的時刻，輸出脈沖電平和正極性輸出的電平狀態(tài)相反。考慮到在實際應(yīng)用中，如果在一個脈沖寬度調(diào)制系統(tǒng)里集成兩個這樣的獨立系統(tǒng)，既增加了系統(tǒng)硬件的復(fù)雜程度，又使系統(tǒng)的功耗上升，且成本增加，分析其實現(xiàn)的原理后，直接在輸出脈沖端對正極性輸出的脈沖進(jìn)行取反，便實現(xiàn)了負(fù)極性脈沖的輸出。對兩路脈沖通過數(shù)據(jù)選擇器進(jìn)行控制，便可依據(jù)實際的需要，選擇相應(yīng)正極性或負(fù)極性的脈沖輸出。而數(shù)據(jù)選擇器的選擇端可以做成控制信號，也可以設(shè)置成單片機(jī)內(nèi)部寄存器中的某一個位進(jìn)行編程控制。

對于某些特殊的應(yīng)用場合，諸如像直流電機(jī)調(diào)速的場合，在確保電動機(jī)不工作時，其使能控制引腳應(yīng)處于無效的狀態(tài)，否則容易引發(fā)安全事故。當(dāng)脈沖寬度調(diào)制器不工作時，需要輸出一個不使能的電平，以確保其控制的電路不能工作，保證生產(chǎn)過程安全可靠。輸出電平控制電路在檢測到系統(tǒng)不使能信號有效時，輸出該不使能的電平信號。該信號應(yīng)在系統(tǒng)開始運行前寫入到專用的寄存器位中。

不同廠家生產(chǎn)的電氣驅(qū)動器使能控制信號電平不一定相同，為增加該系統(tǒng)的適用場合，在硬件電路上設(shè)置一個寄存器控制位，該位的狀態(tài)決定了當(dāng)系統(tǒng)處于不使能的狀態(tài)時，可設(shè)置調(diào)制脈沖輸出引腳的電平，從而適配所有的電氣驅(qū)動器。該信號應(yīng)在系統(tǒng)開始運行前寫入到專用的寄存器位中。

3?寫設(shè)定值控制電路

寫設(shè)定值控制電路主要是控制寫入設(shè)定值寄存器數(shù)值的時刻和限制該數(shù)值的范圍。主計數(shù)器在正常工作時都在與設(shè)定值寄存器中的數(shù)值進(jìn)行對比，如果沒有限定寫入設(shè)定值寄存器的時刻，突然的數(shù)據(jù)寫入，后導(dǎo)致數(shù)據(jù)寄存器內(nèi)數(shù)據(jù)劇烈波動，會導(dǎo)致脈沖調(diào)制器輸出信號發(fā)生極性反轉(zhuǎn)，輸出信號完全錯亂。為將影響降低到最小，在主計數(shù)器達(dá)到溢出的時刻才將數(shù)據(jù)寫入設(shè)定值寄存器中。實際電路中，寫入的時刻是隨機(jī)的，但寫入的數(shù)據(jù)會存到內(nèi)部的一級緩存中，一級緩存將數(shù)據(jù)加載到二級緩存的輸入端，當(dāng)計數(shù)器達(dá)到溢出的時刻，接通二級緩存的輸入和輸出，此時將設(shè)定值寫入到設(shè)定值寄存器中。

脈沖寬度調(diào)制器輸出信號的不斷變化是由狀態(tài)翻轉(zhuǎn)控制信號觸發(fā)的，但設(shè)定值寄存器中的數(shù)值如果太靠近0值和最大值時，兩個狀態(tài)翻轉(zhuǎn)信號會間隔很近，時間很短，太短的時間不滿足D觸發(fā)器時鐘引腳對時鐘信號建立時間和保持時間的要求，會把兩個狀態(tài)翻轉(zhuǎn)尖峰信號識別成一個信號，導(dǎo)致電平保持電路不能及時完成輸出信號狀態(tài)的變化，進(jìn)而導(dǎo)致輸出信號極性的變化或輸出信號頻率的改變，也會產(chǎn)生輸出信號完全錯亂的情況，因此，在寫設(shè)定值控制電路還增加了限幅電路了，當(dāng)數(shù)值小于最小閾值的時候把數(shù)值限定在能正常工作的一個最小值上，當(dāng)數(shù)值很接近主計數(shù)器的最大值時，限定在小于最大值的某個閾值上，從而避免該情況發(fā)生。

4?結(jié)語

本文詳述了一種脈沖寬度調(diào)制器的實現(xiàn)方法，除實現(xiàn)基本的輸出脈沖調(diào)制功能外，還增加了極性控制電路和輸出電平控制電路，極大地增加了系統(tǒng)的適用場合。在系統(tǒng)設(shè)計上對細(xì)節(jié)電路進(jìn)行優(yōu)化，保證系統(tǒng)的工作穩(wěn)定與可靠。

參考文獻(xiàn)：

[1]李永敏.檢測儀器電子電路[M].西北工業(yè)大學(xué)出版社，1994.