2nm時(shí)代這么快就來了？

李實(shí)

IBM的2nm：水分似乎加多了一點(diǎn)

IBM的2nm新聞是通過IBM的官網(wǎng)新聞?dòng)枰怨嫉?，整個(gè)新聞對IBM2nm的相關(guān)技術(shù)介紹是非常模糊的，一些關(guān)鍵性的數(shù)據(jù)比如新工藝的單位面積晶體管密度、電壓、CPP、M PP等數(shù)據(jù)均語焉不詳。更具體一些來看的話，IBM在新聞中宣稱，新的2nm工藝相比目前最先進(jìn)的7nm工藝，將實(shí)現(xiàn)同等功耗下45%的性能提升或者同等性能下75%的功耗降低，此外，I B M在新聞稿中宣稱自己的2n m工藝能夠在指甲蓋大小的芯片上容納500億個(gè)晶體管，是業(yè)界首創(chuàng)的全新技術(shù)。

先來看看I B M給出的數(shù)據(jù)。我們知道，7n m工藝后是5n m，再之后是3n m、然后是2n m。所謂的全代工藝，是指上一代工藝的對角線尺寸是新一代工藝的2倍，對應(yīng)到工藝數(shù)據(jù)上來的話，那就是1.414倍，因此我們才看到14、10、7、5、3、2這樣接近1.414比例的等比數(shù)列。所以，IBM的2n m工藝從業(yè)內(nèi)對工藝命名的規(guī)則來看，是7nm之后的第三代。

接下來看看性能，前文說過，IBM的2nm工藝相比現(xiàn)在最好的7nm工藝帶來了45%的性能提升和75%的功耗降低。這個(gè)進(jìn)步幅度怎么樣呢？我們采用臺積電每一代進(jìn)步的數(shù)據(jù)進(jìn)行比較。目前已經(jīng)公布的數(shù)據(jù)來看，臺積電的5nm工藝相比自己的7n m工藝，帶來了大約15%的性能提升和30%的功耗降低，5nm增強(qiáng)版相比5n m又可以帶來7%和15%的增幅。7nm工藝方面，相比10nm工藝，初代帶來了大約20%的速度提升或者40%的功耗降低，增強(qiáng)版這兩個(gè)數(shù)據(jù)則是7%和10%。

從這個(gè)數(shù)據(jù)來看，隔代工藝的性能提升大約是20%，功耗降低大約是40%。換句話來說，在理想狀態(tài)下，如果以臺積電的7nm的性能和功耗為1的話，那么臺積電的5n m應(yīng)該是1.2和0.6;3nm應(yīng)該是1.4和0.3;2nm應(yīng)該來到了1.68和0.18—在這里我們估計(jì)的數(shù)據(jù)顯示，未來的2nm工藝相比現(xiàn)在的7nm工藝，其性能應(yīng)該提升大約68%，功耗降低大約82%，這顯然比IBM的數(shù)據(jù)高了不少。

我們繼續(xù)來看其他的參數(shù)，部分媒體在隨后聯(lián)系了IBM，要求IBM給出“指甲蓋”的尺寸，IBM回復(fù)，他們的“指甲蓋”尺寸為150平方毫米，這樣一來，IBM的新聞中的數(shù)據(jù)就具體為“在150平方毫米的尺寸上容納500億晶體管”，折算一下晶體管密度大約為333.33MTr每平方毫米。除此之外，IBM還給出了CPP數(shù)據(jù)為44n m，結(jié)合之前三星和臺積電的相關(guān)數(shù)據(jù)，再加上一些推測的數(shù)據(jù)，大概可以得出如表1的數(shù)據(jù)。

需要注意的是，這里的數(shù)據(jù)存在諸多假設(shè)。比如為了達(dá)到最大密度，假設(shè)所有廠商都采用單擴(kuò)散中斷也就是SDB。另外，考慮到IBM公布了橫截面尺寸，且沒有在IBM公布的過程中發(fā)現(xiàn)埋入式電源導(dǎo)軌也就是BPR，一般來說，需要B P R才能降低軌道高度至5.0，因此這里假設(shè)軌道高度為6.0（Tra c k s）。在最小金屬間距方面，為了達(dá)到333M Tr每平方毫米，IBM給出的相關(guān)參數(shù)顯示最小金屬間距不高于18n m，這個(gè)數(shù)據(jù)存在很大的挑戰(zhàn)性，必須使用多層EUV圖案才能實(shí)現(xiàn)，因此這個(gè)數(shù)據(jù)暫時(shí)存疑。根據(jù)這些合理推測來看，I BM在采用了環(huán)繞柵極技術(shù)后，相比目前的7nm工藝，實(shí)現(xiàn)了非常顯著的進(jìn)步。不過，IBM目前公布的工藝密度僅為333M Tr每平方毫米，并且在性能、功耗等參數(shù)上表現(xiàn)還存在優(yōu)化的空間，因此這個(gè)2nm工藝可能存在一定的水分。對比臺積電的3nm，IBM的2nm在關(guān)鍵參數(shù)上與其基本相同。時(shí)間方面，臺積電的3nm工藝即將在2021年下半年開啟風(fēng)險(xiǎn)試產(chǎn)，IBM則沒有給出有關(guān)2nm技術(shù)的上市時(shí)間，考慮到IBM已經(jīng)開始小規(guī)模試產(chǎn)，想必最終進(jìn)入可商業(yè)化的狀態(tài)也不會太遠(yuǎn)了。

驗(yàn)證GAA技術(shù)：環(huán)繞柵極終于走向前臺

如果說IBM發(fā)布的2nm工藝存在一定水分的話，那么本次IBM展示的終于可以實(shí)用化的G A A技術(shù)則可謂半導(dǎo)體工藝上的一大突破。

回顧半導(dǎo)體工藝的發(fā)展，在22nm之前，所有廠商都只生產(chǎn)平面型晶體管，這類產(chǎn)品的源極和漏極和半導(dǎo)體基底材料位于一個(gè)平面上，柵極位于其上，控制電流在源極和漏極之間的導(dǎo)通，柵極是如此的重要，以至于早期表征半導(dǎo)體工藝制程的數(shù)據(jù)是柵極的長度。隨著工藝進(jìn)一步縮小，越來越小的柵極和擴(kuò)散層的存在使得源極和漏極之間存在漏電的可能性，因此22nm工藝上英特爾啟用了鰭片式源極和漏極，將原本“扁平”的源極和漏極“站立”起來，成為鰭狀物，這使得柵極對源極和漏極之間的通道控制長度大幅度提升，從原來單一的源極和通道接觸的長度大幅度增加至除了長度外，還加入了2個(gè)高度，這是FinFET也就是鰭狀晶體管的由來。

不過隨著工藝進(jìn)一步縮小，F(xiàn)inFET技術(shù)逐漸出現(xiàn)了很多難以解決的問題，其中最主要的問題就是寄生電容，由于柵極和柵極之間的距離不斷縮小，因此柵極和柵極、柵極和通道、柵極和金屬電極之間都存在寄生電容，源極和漏極之間又存在寄生電阻，這使得FinFET技術(shù)難以在更小的尺度上發(fā)揮作用。因此，在5nm以下，廠商需要盡快轉(zhuǎn)向全新的技術(shù)，這個(gè)技術(shù)就是GAA。

GAA的全稱是Gate-All-Around，也就是全環(huán)繞柵極。GAA技術(shù)的特點(diǎn)是源極、漏極和通道不再和基底直接接觸，而是以片或者線的形式“插入”柵極，并接受柵極的控制。在采用了GAA技術(shù)后，柵極對源極和漏極之間的所有通道都實(shí)現(xiàn)了控制，并且一個(gè)晶體管可以擁有多個(gè)由源極、通道和漏極組成，更微小的片狀物，這進(jìn)一步降低了對應(yīng)的寄生電容，更顯著地提高了接觸面積。在使用GAA技術(shù)之后，半導(dǎo)體制造工藝又可以繼續(xù)延續(xù)2～3代節(jié)點(diǎn)，比如從3nm開始計(jì)算的話，在1nm時(shí)代依舊可以使用GAA技術(shù)，繼續(xù)往下衍生的話，可能會考慮其他的技術(shù)類型了。

有關(guān)GAA技術(shù)，之前三星在2019年7月份就宣布自己將使用GAA技術(shù)制造3nm工藝的產(chǎn)品，當(dāng)時(shí)三星的數(shù)據(jù)顯示新的3nm GAA（或者被稱為MBCFET）晶體管最多可以帶來50%的功耗節(jié)省、45%的面積減少和30%的性能改進(jìn)。不過三星在早期試產(chǎn)中公布的3nm GAA的密度僅為180MTr每平方毫米，這個(gè)數(shù)據(jù)甚至遠(yuǎn)小于采用FinFET技術(shù)的臺積電3nm工藝，因此業(yè)內(nèi)對GAA技術(shù)在產(chǎn)品端的具體實(shí)現(xiàn)產(chǎn)生了一些憂慮。

這一次IBM的2nm工藝發(fā)布在很大程度上打消了人們的憂慮，并且IBM直接公布了采用GAA技術(shù)的晶圓照片、芯片照片和芯片微觀照片，人們可以清晰地看到GAA技術(shù)構(gòu)筑的柵極，穿插了3個(gè)納米片形態(tài)的源極和漏極，整個(gè)柵極高度為75nm、長度12nm、寬度44n m，納米片的寬度為40nm，納米片僅為5nm厚，整體工藝相當(dāng)先進(jìn)且成形完美。IBM宣稱，自己在前端采用了EUV技術(shù)生產(chǎn)，并且納米片層疊構(gòu)筑在氧化物層也就是氧化硅層之上，納米片的寬度可以在15nm到70nm之間調(diào)整，這個(gè)設(shè)計(jì)可以對各個(gè)區(qū)域的電路特性予以調(diào)節(jié)，比如需要高頻率和低功耗的部分可以采用不同的納米片設(shè)計(jì)方案等?？梢哉f，IBM本次公布的工藝在成熟程度上相比三星GAA工藝要向前大大推進(jìn)了一步。

展望未來：真2n m時(shí)代，IBM、三星和臺積電的比較

除了3nm時(shí)代不同企業(yè)發(fā)布的數(shù)據(jù)外，在2nm時(shí)代，也有一些資料或者信息可以用于展望整個(gè)產(chǎn)業(yè)的發(fā)展情況。ICknowledge LCC根據(jù)目前的情況進(jìn)行了一些推斷，從而制作出在全面采用GAA技術(shù)之后，臺積電、三星和IBM三家廠商的工藝情況對比。

從IMEC公布的未來半導(dǎo)體工藝技術(shù)推測表（表2）中可以看出，在2n m時(shí)代，臺積電和三星可能將使用HNS（FS）技術(shù)來實(shí)現(xiàn)。所謂HNS（FS），也可以稱為forksheet FET，在這種工藝下nFET和pFET將集成在同一種結(jié)構(gòu)中并通過介電壁區(qū)分。相比之下，基于全能柵極FE T技術(shù)制造的FinFET或者HNS（GAA）產(chǎn)品的nFET和pFET是不同的，新的技術(shù)將進(jìn)一步縮小晶體管的尺寸，比如CPP和金屬間距等，從而進(jìn)一步提高單位面積的晶體管密度。因此，在表2中，三星和臺積電的2n m工藝的軌道高度進(jìn)一步縮減至4.33。

在三星和臺積電的2nm工藝推出后，可以看到目前的估計(jì)是三星2n m工藝的密度略低于IBM，而臺積電的2nm工藝密度將遠(yuǎn)高于IBM的產(chǎn)品。當(dāng)然，在產(chǎn)品尚未正式發(fā)布之前，還存在著很多的變數(shù)。

IBM：無晶圓廠的業(yè)內(nèi)領(lǐng)導(dǎo)者，意欲何為？

IBM早已出售了自己旗下的晶圓廠，自己的芯片都交由第三方企業(yè)代工，那么IBM此時(shí)公布自己在半導(dǎo)體工藝上的進(jìn)展意欲何為呢？

其中一個(gè)猜測就是IBM可能借助此次公布，向業(yè)界昭示自己在半導(dǎo)體工藝制程上依舊有深厚的研究能力和充足的技術(shù)儲備，并且吸引業(yè)內(nèi)有興趣的企業(yè)比如三星購買自己在半導(dǎo)體制造上的知識產(chǎn)權(quán)授權(quán)。

另一個(gè)猜測則是IBM可能借此樹立自己在半導(dǎo)體制造工藝技術(shù)方面的專利壁壘。畢竟IBM樹大根深，之前在SOI、Fin FET等關(guān)鍵技術(shù)上都有專利在手，這一次GAA技術(shù)上市，IBM可以通過展示自己強(qiáng)大的研發(fā)實(shí)力和良好的技術(shù)進(jìn)展，進(jìn)一步搶先布局專利搶占先機(jī)，并在市場上進(jìn)一步強(qiáng)化自己在技術(shù)和研發(fā)方面的地位?？偟膩砜?，IBM的2nm工藝是一次不錯(cuò)的技術(shù)秀，有關(guān)IBM是不是達(dá)到了2nm的水準(zhǔn)，估計(jì)到最后也沒有人深究。畢竟，自從進(jìn)入FinFET時(shí)代后，有關(guān)半導(dǎo)體制程的工藝命名已經(jīng)越來越離譜了，工藝代次幾乎已經(jīng)不能代表其具體的性能了。那么未來業(yè)內(nèi)會就這個(gè)問題達(dá)成一定的協(xié)議采用統(tǒng)一的標(biāo)準(zhǔn)，還是繼續(xù)目前這樣混亂的狀態(tài)呢？可能根本就沒人在乎這件事。