亞皮秒級(jí)激光回波半實(shí)物仿真系統(tǒng)關(guān)鍵技術(shù)研究

朱 敏 ，吳 楠 ，楊春玲 ，陳海燕 ，李 睿

（1.哈爾濱工業(yè)大學(xué) 電氣工程及自動(dòng)化學(xué)院，黑龍江 哈爾濱 150001；2.中國(guó)空空導(dǎo)彈研究院，河南 洛陽(yáng) 471009）

0 引言

近年來(lái)，激光雷達(dá)由于在分辨率、抗干擾能力、隱蔽性及遠(yuǎn)距離探測(cè)能力等方面的優(yōu)良性能，逐漸在各國(guó)軍事界引起關(guān)注[1]，應(yīng)用范圍也得到了很大的擴(kuò)展[2-5]。

在激光雷達(dá)成像制導(dǎo)的過(guò)程中，半實(shí)物仿真技術(shù)是快速獲取高精度目標(biāo)表面數(shù)據(jù)的重要途徑。半實(shí)物仿真是指將真實(shí)物體通過(guò)激光雷達(dá)生成的真實(shí)圖像與誘餌彈等模擬物體通過(guò)仿真系統(tǒng)生成的模擬圖像經(jīng)過(guò)分光鏡形成一個(gè)完整的激光圖像，為后續(xù)的制導(dǎo)過(guò)程提供基礎(chǔ)。半實(shí)物仿真的方式可以降低人力物力的消耗，提高效率，加快成像制導(dǎo)系統(tǒng)的開發(fā)進(jìn)程，做到快速完整地測(cè)試其性能。而生成模擬圖像的部分即為本文重點(diǎn)研究的激光回波仿真系統(tǒng)。

美國(guó)AMCOM 和AMRDEC 是最早對(duì)激光回波仿真系統(tǒng)開發(fā)與設(shè)計(jì)相關(guān)技術(shù)進(jìn)行研究的機(jī)構(gòu)[6-8]。2002 年，CORNELL M C 等人在AMCOM 的幫助下，搭建了用于測(cè)試直接探測(cè)型雷達(dá)的回波模擬系統(tǒng)[9]。該系統(tǒng)可以模擬復(fù)雜目標(biāo)及背景，且陣列中的每一路回波都具有較為真實(shí)的光學(xué)模型及參數(shù)，并以亞納秒的精度傳輸。2004年，AMRDEC 完善了以上系統(tǒng)結(jié)構(gòu)，開發(fā)出了激光回波仿真系統(tǒng)的模擬硬件裝置[10]，實(shí)現(xiàn)了對(duì)由回波構(gòu)成的三維圖像成像精度達(dá)到0.075 m 的模擬，其最大測(cè)試距離遠(yuǎn)超5 000 m。北京理工大學(xué)的徐銳等人在2016 年參照國(guó)外相關(guān)系統(tǒng)，搭建了一套激光回波仿真系統(tǒng)[11-12]，該系統(tǒng)成像分辨率達(dá)到1.04 m，即時(shí)間精度為6.94 ns，成像幀頻為300 Hz，成像陣列規(guī)模小，傳輸速率及精度低。本文針對(duì)現(xiàn)有方案存在的不足，設(shè)計(jì)了一種能提高系統(tǒng)傳輸速率和精度的方法。

1 回波仿真系統(tǒng)原理及總體設(shè)計(jì)方案

相對(duì)于傳統(tǒng)的激光制導(dǎo)系統(tǒng)，激光回波仿真系統(tǒng)省去了激光發(fā)射部分，其結(jié)構(gòu)如圖1 所示。

圖1 激光回波仿真系統(tǒng)原理框圖

通過(guò)在上位機(jī)對(duì)目標(biāo)三維物體的建模分析，獲得包含物體表面形狀信息的目標(biāo)數(shù)據(jù)，由表面相對(duì)距離與光速相除得到不同的延時(shí)，生成驅(qū)動(dòng)信號(hào)進(jìn)而直接驅(qū)動(dòng)激光陣列，產(chǎn)生模擬實(shí)際激光雷達(dá)的回波組脈沖[13]，脈沖信號(hào)耦到激光二極管的面陣上，點(diǎn)亮的激光陣列相當(dāng)于一個(gè)包含距離信息的三維動(dòng)態(tài)圖像。圖像經(jīng)導(dǎo)引頭內(nèi)的探測(cè)器接收后進(jìn)行放大，由執(zhí)行機(jī)構(gòu)進(jìn)行后續(xù)制導(dǎo)操作。

采集物體表面形狀信息建立數(shù)據(jù)庫(kù)還可以解決一些物體實(shí)測(cè)難度大的問(wèn)題，有較高的實(shí)用價(jià)值。

生成模擬回波組的幀頻和精度是衡量回波仿真系統(tǒng)性能的關(guān)鍵。模擬回波組要在單位時(shí)間內(nèi)模擬較多不同的目標(biāo)情況以滿足仿真系統(tǒng)實(shí)時(shí)性要求。同時(shí)，由于目標(biāo)形狀與回波返回探測(cè)器的時(shí)間差成正比，為了清晰獲取模擬目標(biāo)的形狀，就需要提高時(shí)間差的精度。

本文采用自主設(shè)計(jì)的傳輸板卡與光纖通信協(xié)議棧配合PCI 總線實(shí)現(xiàn)生成回波的高頻，采用鎖相環(huán)構(gòu)建時(shí)鐘相位延遲線實(shí)現(xiàn)生成回波的高精度[14-15]。系統(tǒng)總體方案設(shè)計(jì)架構(gòu)如圖2 所示。

圖2 系統(tǒng)總體方案設(shè)計(jì)框圖

系統(tǒng)以FPGA 為核心，主要包含上位機(jī)、數(shù)據(jù)接收卡、驅(qū)動(dòng)控制卡以及激光陣列四部分。其工作流程如下：

（1）上位機(jī)針對(duì)所需要模擬的實(shí)際物體或典型圖形進(jìn)行三維建模，生成目標(biāo)物體表面相關(guān)數(shù)據(jù)，包括二維通斷信息及三維延時(shí)信息。

（2）數(shù)據(jù)通過(guò)總線傳遞至數(shù)據(jù)接收卡，在此完成對(duì)這些數(shù)據(jù)的編碼、分組、存儲(chǔ)等操作，然后按照一定順序，將處理后的數(shù)據(jù)通過(guò)光纖傳遞給驅(qū)動(dòng)控制卡。

（3）驅(qū)動(dòng)控制卡上的FPGA 依照數(shù)據(jù)生成相應(yīng)的驅(qū)動(dòng)信號(hào)，通過(guò)I/O 接口輸出至激光陣列?？梢詳U(kuò)展數(shù)據(jù)發(fā)送卡的光纖接口數(shù)量，使用多塊驅(qū)動(dòng)控制卡來(lái)擴(kuò)大陣列驅(qū)動(dòng)規(guī)模。

（4）激光陣列由驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)控制，生成反映三維信息的圖像。其中驅(qū)動(dòng)控制方式根據(jù)陣列規(guī)模，可以采用掃描式、拍照式或部分掃描式，本文不做重點(diǎn)描述。

2 回波仿真系統(tǒng)數(shù)據(jù)傳輸協(xié)議優(yōu)化

本文方法在現(xiàn)有的OSI 模型和FCP 協(xié)議棧結(jié)構(gòu)基礎(chǔ)上進(jìn)行了優(yōu)化，去掉了與其他網(wǎng)絡(luò)協(xié)議及應(yīng)用的接口，舍去了與數(shù)字通信需求不相符合，且較為繁瑣的公共服務(wù)與映射協(xié)議兩層，降低了傳輸延時(shí)，更適用于大量數(shù)據(jù)高速傳輸情況。簡(jiǎn)化后的光纖通信協(xié)議架構(gòu)圖如圖3所示，本文采用的光纖傳輸系統(tǒng)結(jié)構(gòu)如圖4 所示。

圖3 光纖通信協(xié)議棧結(jié)構(gòu)

圖4 光纖系統(tǒng)結(jié)構(gòu)框圖

首先定義物理層相關(guān)內(nèi)容。定義傳輸?shù)奈锢砻浇榧拔锢斫涌诘?。方法采用單模光纖配合單模SC 插頭的方式。數(shù)據(jù)從發(fā)送端FPGA 發(fā)出后，進(jìn)入發(fā)送處理模塊?？刂茖佣x了在進(jìn)行光纖通道線纜傳輸之前對(duì)數(shù)據(jù)的編碼方式。方法采用8B/10B 編碼，保證數(shù)據(jù)流能夠產(chǎn)生足夠多的跳變，從而保證接收方時(shí)鐘的同步，時(shí)鐘恢復(fù)較容易，同時(shí)傳輸效率高，誤碼糾錯(cuò)能力強(qiáng)。之后將數(shù)據(jù)由低速并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)。為了進(jìn)一步解決時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)的同步問(wèn)題，采用自同步模型進(jìn)行時(shí)鐘處理。將時(shí)鐘信息嵌入到待發(fā)送的數(shù)據(jù)中，在接收端對(duì)接收數(shù)據(jù)流進(jìn)行時(shí)鐘解算以恢復(fù)時(shí)鐘信息。避免了信號(hào)間的延遲、偏斜問(wèn)題，同時(shí)有利于實(shí)現(xiàn)高速串行數(shù)據(jù)傳輸。將數(shù)據(jù)由低速并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)。為了進(jìn)一步解決時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)的同步問(wèn)題，采用自同步模型進(jìn)行時(shí)鐘處理。將時(shí)鐘信息嵌入到待發(fā)送的數(shù)據(jù)中，在接收端對(duì)接收數(shù)據(jù)流進(jìn)行時(shí)鐘解算以恢復(fù)時(shí)鐘信息。這樣避免了信號(hào)間的延遲、偏斜問(wèn)題，同時(shí)有利于實(shí)現(xiàn)高速串行數(shù)據(jù)傳輸。

協(xié)議層定義了數(shù)據(jù)傳輸機(jī)制，執(zhí)行基本的信令和幀相關(guān)功能，在發(fā)送部分需要進(jìn)行幀構(gòu)建及幀發(fā)送。采用包含CRC 校驗(yàn)位的通用FC-2 幀格式進(jìn)行數(shù)據(jù)傳輸。同時(shí)進(jìn)行流控制保證發(fā)送方發(fā)送數(shù)據(jù)速度可以被接收方接受。采用基于credit 的流量控制法，避免由于接收緩沖區(qū)溢出導(dǎo)致的幀丟失現(xiàn)象。接收端不發(fā)生數(shù)據(jù)溢出的最大緩存容量可表示為：

RTT 為發(fā)送接收端間的鏈路往返時(shí)延，Rpk 為鏈路帶寬峰值。取信號(hào)時(shí)延5 μs/km，L 表示鏈路長(zhǎng)度，F(xiàn)S 表示FC 幀大小并考慮到8B/10B 編碼方式的影響，接收方為發(fā)送方分配的最大緩沖區(qū)數(shù)量為：

之后經(jīng)過(guò)光發(fā)送機(jī)進(jìn)行電光轉(zhuǎn)換，采用光耦合技術(shù)將光信號(hào)盡可能注入光纖通道傳輸至光接收機(jī)，進(jìn)行光電轉(zhuǎn)換后恢復(fù)出原始電信號(hào)向后傳輸。光發(fā)送機(jī)和光接收機(jī)作為一對(duì)光調(diào)制解調(diào)器，將帶有信息的信號(hào)在電信號(hào)和光信號(hào)間相互轉(zhuǎn)換。在接收部分對(duì)經(jīng)過(guò)光纖傳輸產(chǎn)生一定衰減和畸變的微弱光信號(hào)進(jìn)行放大和整形，從而保證了數(shù)據(jù)傳輸?shù)馁|(zhì)量。

在接收處理模塊先通過(guò)時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)為接收數(shù)據(jù)提供穩(wěn)定的同步于串行數(shù)據(jù)流的高速時(shí)鐘信號(hào)，與發(fā)送端自同步功能相對(duì)應(yīng)，可以抑制時(shí)鐘抖動(dòng)。然后進(jìn)行數(shù)據(jù)接收及CRC 校驗(yàn)等處理，最后經(jīng)過(guò)串并轉(zhuǎn)換后傳遞至接收端FPGA 進(jìn)行后續(xù)操作。

其中串并轉(zhuǎn)換芯片選擇TLK2501，光電轉(zhuǎn)換模塊采用AFBR5921 光纖收發(fā)器。串并轉(zhuǎn)換模塊串行傳輸速率在1.5 Gb/s 到2.5 Gb/s 之間，光電轉(zhuǎn)換模塊傳輸速率在1.062 5 Gb/s 到2.125 Gb/s 之間，可以配合使用。由于TLK2501 與AFBR5921 的接口電路電平形式不同，采用交流耦合的方式進(jìn)行連接。設(shè)計(jì)硬件電路完成對(duì)目標(biāo)數(shù)據(jù)的高速傳輸。

3 基于FPGA 的回波仿真系統(tǒng)延時(shí)電路的設(shè)計(jì)與實(shí)現(xiàn)

激光回波仿真系統(tǒng)的實(shí)時(shí)性要求其生成的回波有較高的更新頻率，也就是要保證數(shù)據(jù)在上位機(jī)和驅(qū)動(dòng)控制卡間有較高的傳輸速度。國(guó)內(nèi)外回波仿真系統(tǒng)中常采用反射內(nèi)存卡作為光纖傳輸?shù)慕涌?，但反射?nèi)存卡與沒(méi)有PCI 接口的激光陣列無(wú)法直接相連，需要加入中間環(huán)節(jié)，增加了傳輸延時(shí)，實(shí)時(shí)性不高，傳輸協(xié)議不透明，可擴(kuò)展性差。本方案自行設(shè)計(jì)了數(shù)據(jù)接收卡與驅(qū)動(dòng)控制卡分別代替發(fā)射及接收端的反射內(nèi)存卡，擺脫了系統(tǒng)對(duì)反射內(nèi)存卡的依賴，提高了系統(tǒng)的傳輸速率和可移植性。

3.1 模塊IP 總體架構(gòu)設(shè)計(jì)

仿真系統(tǒng)中的信號(hào)生成模塊是本次的設(shè)計(jì)重點(diǎn)。將各路距離差值通過(guò)延時(shí)附加在該路激光二極管驅(qū)動(dòng)脈沖上，即可使點(diǎn)亮的激光陣列包含目標(biāo)的三維信息。采用時(shí)間內(nèi)插法構(gòu)建延遲線，常見的方法如表1 所示。

表1 延遲線構(gòu)建方法優(yōu)缺點(diǎn)

采用時(shí)鐘相位延遲線方法，通過(guò)調(diào)用FPGA 內(nèi)部鎖相環(huán)動(dòng)態(tài)配置端口，產(chǎn)生對(duì)應(yīng)于每一路數(shù)據(jù)的同頻異相時(shí)鐘，實(shí)現(xiàn)延時(shí)的高精度。同時(shí)，采用計(jì)數(shù)器方法實(shí)現(xiàn)延時(shí)的大動(dòng)態(tài)可調(diào)節(jié)范圍，最終設(shè)計(jì)的高精度大范圍回波生成IP 核如圖5 所示。

圖5 高精度大范圍回波生成IP 核結(jié)構(gòu)框圖

3.2 鎖相環(huán)精度延時(shí)模塊設(shè)計(jì)

鎖相環(huán)用于實(shí)現(xiàn)目標(biāo)信號(hào)的高精度延時(shí)，通過(guò)對(duì)系統(tǒng)時(shí)鐘的移相及采樣，生成延時(shí)值等于同頻異相時(shí)鐘與系統(tǒng)時(shí)鐘相位差的目標(biāo)延時(shí)信號(hào)。

鎖相環(huán)是一個(gè)通過(guò)負(fù)反饋跟蹤頻率值并鎖定相位差值，最終生成同頻異相時(shí)鐘的閉環(huán)控制系統(tǒng)，由鑒相器、環(huán)路濾波器和壓控振蕩器三部分組成。其相位數(shù)學(xué)模型如圖6 所示。

圖6 鎖相環(huán)相位模型

設(shè)輸入信號(hào)為ui（t）=Uimsin（ωit+φi（t）），輸出信號(hào)uo（t）=Uomcos（ωot+φo（t））。由于負(fù)反饋回路對(duì)相位差的鎖定作用，鎖定后瞬時(shí)相位差為：

鑒相器（PD）用于從參考信號(hào)和反饋信號(hào)中產(chǎn)生相位誤差信號(hào)，其組成分為乘法器和低通濾波器兩部分，其中乘法器實(shí)現(xiàn)參考輸入信號(hào)與反饋輸出信號(hào)相乘的功能，乘法器輸出的電壓信號(hào)為：

鑒相器的低通濾波器部分用于消除高頻的和頻分量，只保留差頻分量通過(guò)，此時(shí)輸出的電壓信號(hào)為：

環(huán)路濾波器（LF）主要用于建立環(huán)路的動(dòng)態(tài)特性，調(diào)節(jié)鎖相環(huán)的外在表現(xiàn)，同時(shí)濾除鑒相器輸出電壓中的高頻噪聲。在時(shí)域角度對(duì)濾波過(guò)程進(jìn)行分析，以時(shí)域傳遞函數(shù)F（p）將輸入變量與輸出變量的相位相關(guān)聯(lián)，此時(shí)有：

本世紀(jì)初當(dāng)以西北和海上為主體的產(chǎn)區(qū)戰(zhàn)略接替已打開局面、東部老區(qū)已開始顯示出壯年階段后期的許多特征時(shí)，一批長(zhǎng)期從事勘探的老專家便以多種形式（包括集體向最高領(lǐng)導(dǎo)層上書）提出開展新一輪戰(zhàn)略性開拓的問(wèn)題。鑒于中國(guó)石油工業(yè)的主體已組成上市公司，建議這項(xiàng)工作宜由國(guó)家主持（包括出資）動(dòng)員全國(guó)產(chǎn)學(xué)研力量進(jìn)行。中央適時(shí)地決定，由當(dāng)時(shí)的國(guó)土資源部新組油氣資源發(fā)展戰(zhàn)略研究中心（后來(lái)由自然資源部地質(zhì)調(diào)查局接手）來(lái)承擔(dān)此項(xiàng)工作并取得初步進(jìn)展。

壓控振蕩器（VCO）對(duì)于輸出相位與輸入控制電壓相當(dāng)于理想積分器，其振蕩頻率為：

壓控振蕩器輸出信號(hào)通過(guò)信號(hào)負(fù)反饋回路反饋到鑒相器，鑒相器影響uc（t）的相位而不影響頻率。對(duì)式（7）兩端取積分，有：

采用微分算子表示輸出相位，則有：

由相位數(shù)學(xué)模型分析鎖相環(huán)路頻率及相位關(guān)系，得到動(dòng)態(tài)方程：

其中環(huán)路增益K=K0Ud，由式（10）得出環(huán)路瞬時(shí)頻差等于固有頻差與控制頻差的差值。當(dāng)環(huán)路狀態(tài)達(dá)到鎖定時(shí)，固有頻差即為控制頻差，可表示為：

由此推出穩(wěn)態(tài)相差表達(dá)式：

移相過(guò)程是改變穩(wěn)態(tài)相差的過(guò)程，由表達(dá)式可知，此過(guò)程可以通過(guò)聯(lián)合控制固有頻差Δωo和環(huán)路增益K來(lái)實(shí)現(xiàn)。

本系統(tǒng)設(shè)計(jì)過(guò)程中FPGA 主控芯片采用Altera 公司生產(chǎn)的Cyclone IV 系列EP4CE6F17C8 芯片，芯片內(nèi)置鎖相環(huán)的調(diào)相過(guò)程利用生產(chǎn)商提供的動(dòng)態(tài)配置端口實(shí)現(xiàn)。通過(guò)配置端口參數(shù)對(duì)輸出時(shí)鐘相位按要求進(jìn)行實(shí)時(shí)更新。系統(tǒng)調(diào)相過(guò)程中需要配置兩個(gè)鎖相環(huán)，其中pll1輸入時(shí)鐘為開發(fā)板配置的50 MHz 外部晶振時(shí)鐘，經(jīng)過(guò)鎖相環(huán)的四倍頻輸出一個(gè)200 MHz 時(shí)鐘，作為同步時(shí)鐘應(yīng)用于延時(shí)生成系統(tǒng)；同時(shí)輸出一個(gè)50 MHz 時(shí)鐘用于pll0 的重配置。pll0 通過(guò)配置輸入端口參數(shù)完成對(duì)輸入時(shí)鐘的移相過(guò)程。兩個(gè)鎖相環(huán)端口的動(dòng)態(tài)配置圖如圖7所示。

圖7 鎖相環(huán)動(dòng)態(tài)配置端口圖

相位動(dòng)態(tài)調(diào)整精度為壓控振蕩器周期的1/8，如式（13）所示。

查找數(shù)據(jù)手冊(cè)得到本系統(tǒng)所用FPGA 的壓控振蕩器頻率范圍為600～1 300 MHz，對(duì)應(yīng)相位調(diào)整精度范圍為96～208 ps。在綜合考慮了系統(tǒng)的穩(wěn)定性和精度之后，將相位調(diào)整的最小步長(zhǎng)設(shè)置為125 ps。

之后根據(jù)鎖相環(huán)動(dòng)態(tài)調(diào)整的步驟，編寫狀態(tài)機(jī)，控制生成的鎖相環(huán)，并得到目標(biāo)的同頻異相時(shí)鐘。該狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖如圖8 所示。

圖8 鎖相環(huán)重配置狀態(tài)轉(zhuǎn)移圖

在Modelsim 中對(duì)該模塊進(jìn)行仿真，將移相次數(shù)設(shè)置為15，移相得到的同頻異相時(shí)鐘與參考時(shí)鐘間的相位差為1.875 ns，該值是移相次數(shù)與最小步長(zhǎng)的乘積，該模塊功能實(shí)現(xiàn)。

4 測(cè)試結(jié)果及分析

為驗(yàn)證設(shè)計(jì)的正確性，搭建測(cè)試平臺(tái)，對(duì)各模塊進(jìn)行驗(yàn)證。

首先運(yùn)用Labwindows 完成上位機(jī)部分對(duì)圖像的處理、顯示及數(shù)據(jù)的轉(zhuǎn)化。離散化圖像每一點(diǎn)的像素深度信息與64×64 規(guī)模激光陣列的驅(qū)動(dòng)數(shù)據(jù)一一對(duì)應(yīng)。上位機(jī)界面及輸出后的數(shù)據(jù)結(jié)果如圖9、圖10 所示。

圖9 圖像生成及顯示界面

圖10 像素深度信息輸出結(jié)果

搭建板卡硬件電路對(duì)數(shù)據(jù)傳輸模塊進(jìn)行實(shí)測(cè)。對(duì)光纖進(jìn)行環(huán)路測(cè)試、板卡間數(shù)據(jù)傳輸以及誤碼率測(cè)試。搭建系統(tǒng)實(shí)物測(cè)試電路如圖11 所示。

圖11 光纖傳輸系統(tǒng)實(shí)物測(cè)試圖

通過(guò)上位機(jī)軟件向FPGA 發(fā)送連續(xù)數(shù)的方式，檢驗(yàn)數(shù)據(jù)的一致性及傳輸速度，測(cè)試結(jié)果如圖12 所示。

圖12 光纖傳輸系統(tǒng)測(cè)試結(jié)果

由圖可見數(shù)據(jù)在收發(fā)端保持一致，且經(jīng)過(guò)長(zhǎng)時(shí)間測(cè)試，沒(méi)有出現(xiàn)誤碼情況，傳輸準(zhǔn)確性較高，模塊功能可以正常實(shí)現(xiàn)。且由于系統(tǒng)的時(shí)鐘為100 MHz，數(shù)據(jù)為16 位二進(jìn)制數(shù)，因此其傳輸速度約為1.6 Gb/s。

由于每個(gè)激光二極管需要兩個(gè)字節(jié)的范圍延時(shí)數(shù)據(jù)和一個(gè)字節(jié)的精度延時(shí)數(shù)據(jù)進(jìn)行驅(qū)動(dòng)，激光陣列中4 096 個(gè)像素點(diǎn)共需要的數(shù)據(jù)量為1.2×104個(gè)字節(jié)，要達(dá)到1 kHz 的刷新頻率，每秒要傳輸?shù)臄?shù)字量為1.2×107字節(jié)，傳輸速率最小約100 Mb/s。考慮到數(shù)據(jù)的存儲(chǔ)處理等時(shí)間，傳輸速率要提升幾倍。本文方法傳輸速度可以保證1 kHz 刷新頻率。

最后對(duì)高精度延時(shí)生成系統(tǒng)進(jìn)行測(cè)試，方式為在Modelsim 中進(jìn)行門級(jí)仿真。以范圍延時(shí)10 個(gè)時(shí)鐘周期，精度延時(shí)6 個(gè)基本單元為例，此時(shí)測(cè)得的實(shí)際目標(biāo)延時(shí)值為60.804 ns，得到仿真結(jié)果如圖13 所示。

圖13 三維圖像生成模塊門級(jí)仿真結(jié)果1

再將精度延時(shí)值改為7 個(gè)單元進(jìn)行仿真，仿真結(jié)構(gòu)如圖14 所示。可以看出，兩者之間的延時(shí)差為125 ps，與鎖相環(huán)中設(shè)定的最小延遲步長(zhǎng)相同，分辨率達(dá)到預(yù)定要求。

圖14 三維圖像生成模塊門級(jí)仿真結(jié)果2

記錄多次改變精度延時(shí)值時(shí)仿真得到的實(shí)際延時(shí)值，將數(shù)據(jù)匯成表格，結(jié)果如表2 所示。

由表2 中的數(shù)據(jù)可以看出，對(duì)于不同的目標(biāo)延時(shí)值，實(shí)際生成的延時(shí)值總存在一定的誤差，這是由于范圍延時(shí)模塊的采樣問(wèn)題、芯片內(nèi)部的走線延時(shí)等多種因素造成。但此誤差并不會(huì)隨著延時(shí)值的不同而發(fā)生變化，而是始終固定在10.054 ns，因此可以通過(guò)前端或后端的誤差補(bǔ)償來(lái)消除這一誤差，使系統(tǒng)的精度達(dá)到分辨率的要求。

表2 時(shí)序仿真延時(shí)量實(shí)測(cè)數(shù)據(jù)（ns）

5 結(jié)論

本文在現(xiàn)有的激光回波仿真系統(tǒng)架構(gòu)的基礎(chǔ)上提出了傳輸速度更快、精度更高的設(shè)計(jì)方案。提出一種新的基于FPGA 的光纖通信的方案，解決了現(xiàn)有反射內(nèi)存卡傳輸速度慢的問(wèn)題。光纖傳輸模塊的數(shù)據(jù)傳輸速度達(dá)到1.6 Gb/s，回波刷新頻率超過(guò)了1 kHz。開發(fā)了高精度延時(shí)電路，通過(guò)對(duì)鎖相環(huán)的動(dòng)態(tài)配置，達(dá)到每路125 ps的多路延時(shí)生成。仿真結(jié)果證明，本文方法可以滿足激光回波仿真系統(tǒng)高傳輸速率、高精度的實(shí)際需求。