多通道SAR 型數(shù)字變換器的設(shè)計與實現(xiàn)

李建翔 ，楊玉華 ，劉東海 ，李秋媛

（中北大學 儀器科學與動態(tài)測試教育部重點實驗室，山西 太原 030051；2.中北大學 電子測試國家重點實驗室，山西 太原 030051）

0 引言

伴隨著當今電子技術(shù)的迅猛發(fā)展，集數(shù)據(jù)的采集、傳輸以及存儲功能為一體的設(shè)備體積越來越小，被廣泛應(yīng)用于各種測試實驗當中，由于測試測量任務(wù)中參數(shù)眾多，而且對每一個指標的要求各不相同，細微的環(huán)境影響就可能導致采集結(jié)果的誤差增加，因此對數(shù)據(jù)的采集提出越來越高的要求[1]。

數(shù)字變換器是將采集到的模擬量信號進行量化處理，將多種轉(zhuǎn)換后的數(shù)字量信號進行打包編幀，通過RS422 接口將數(shù)據(jù)傳輸?shù)缴衔粰C進行校驗。本次設(shè)計中對多路傳感器信號、電壓信號、電流信號進行采集，重點從電路的設(shè)計方面對其進行優(yōu)化，并對其進行了詳細的性能測試，相較于傳統(tǒng)的測試系統(tǒng)，采集的信號精度更高，更加穩(wěn)定可靠。

1 總體設(shè)計方案

該數(shù)字變換器用于完成對系統(tǒng)外參數(shù)的采集、編碼，完成12 路傳感器信號的采集、完成對+5 V 和+12 V輸出電壓、電流的采集工作，采樣率均為80 Hz，采編誤差不大于0.5%，最后將數(shù)據(jù)通過數(shù)字量接口發(fā)送到上位機進行校驗?？傮w設(shè)計方案如圖1 所示。

圖1 系統(tǒng)總體設(shè)計方案

2 電路設(shè)計方案

根據(jù)任務(wù)要求，模擬量采集電路需要采集多路不同的信號，采集電路元器件的選型將直接影響到采集電路的精度等參數(shù)，因此電路設(shè)計及元器件選型至關(guān)重要。采集電路需包括信號調(diào)理模塊、模擬開關(guān)模塊、驅(qū)動模塊以及模數(shù)轉(zhuǎn)換模塊，轉(zhuǎn)換后將數(shù)據(jù)送入FPGA 中進行處理，最后將數(shù)據(jù)通過RS422 接口送入上位機。

2.1 信號調(diào)理

為了消除原始信號中的噪聲與干擾，需要對其進行調(diào)理。信號調(diào)理電路能夠?qū)δM信號放大、緩沖以及定標，減弱原始信號中的噪聲積累，提升信號的抗干擾能力[2]，將其轉(zhuǎn)化為適合模數(shù)轉(zhuǎn)換電路（ADC）的輸入，進而ADC 對其進行數(shù)字化處理并將其送入FPGA 中，便于系統(tǒng)的數(shù)據(jù)處理。

2.1.1 傳感器信號與電壓信號調(diào)理

運放作為調(diào)理電路的關(guān)鍵器件，本設(shè)計選取ADI 公司的AD8608 運算放大器芯片，該芯片將諸多優(yōu)良特性相結(jié)合，在單電源供電的同時具備四路軌-軌的輸入輸出，在保證高速度的同時也能保證極低的噪聲和輸入偏置電流，廣泛適用于各種電路[3]。一些運放當遇到輸入電壓超過自身最大共模電壓時，會使輸出相位反轉(zhuǎn)，造成不可逆的損害，而AD8608 具備處理比電源電壓高出2 V的能力，從而能夠有效抑制相位反轉(zhuǎn)情況的出現(xiàn)[4]。傳感器信號調(diào)理電路如圖2 所示，主要組成部分為R1、C1構(gòu)成的一階低通濾波電路以及由AD8608 為核心的電壓跟隨器。

圖2 傳感器信號調(diào)理電路

由于運放的輸入阻抗一般都很高，當輸入引腳懸空時，極易受到外界干擾[5]，因此設(shè)置R2電阻可以在輸入引腳懸空時，能夠使輸入端與模擬地形成回路，保證運放的穩(wěn)定性。在運放U1 前端串接電阻R1，能夠有效防止輸入電壓過大而導致運放出現(xiàn)損壞，VIN為運放的輸入電壓，VS為運放本身的供電電壓，VIN、VS、R1三者的關(guān)系如式（1）所示，取值范圍一般為5 kΩ～10 kΩ，本設(shè)計在此選用10 kΩ。

電阻R1的另一作用是與電容C1組成一階RC 低通濾波電路，能夠有效濾除高于奈奎斯特頻率的噪聲信號[6]。由于低通濾波器會導致相位滯后，根據(jù)實際允許的基本衰減范圍其截止頻率一般設(shè)置為5～10 倍，且本設(shè)計中待采集信號采樣率均為80 Hz，因此設(shè)計截止頻率為884 Hz 的濾波器，根據(jù)式（2）確定C1容值為0.018 μF。這種低通濾波的缺點是帶負載能力差，因此在其后端接入一個電壓跟隨器，提高電路驅(qū)動能力。

在電壓調(diào)理電路中，電路如圖3 所示，軌到軌運放能最大限度使輸入和輸出電壓擺幅接近電源電壓值，但在大電流情況下同樣存在較大偏差，由于AD8608 的輸入電壓范圍為0～5 V，因此設(shè)置R3和R5組成分壓電路，將輸入電壓降到5 V 以下。當輸入為5 V 時，R3選用1 kΩ電阻，R5選用10 kΩ 電阻，因此輸入的電壓為：

圖3 電壓信號調(diào)理電路

當輸入 為12 V 時，R3選 用3 kΩ 電 阻，R5選 用2 kΩ電阻，輸入電壓為：

2.1.2 電流信號調(diào)理

針對電流的大小、交直流的區(qū)別，相對應(yīng)的電流采集方法也不盡相同，常用的電流采集方法有同軸分流器法、電流互感器法、羅氏線圈法、霍爾傳感器法以及采樣電阻法等[7]?；魻杺鞲衅鞣ㄍ瑫r適用于交流直流電流的測量，且可以進行大電流測量，其原理如圖4 所示。根據(jù)霍爾效應(yīng)，電流I 在霍爾元件兩端流過時，在其垂直方向施加磁感應(yīng)強度為B 的磁場，就會產(chǎn)生霍爾電壓U，影響霍爾傳感器精度的因素主要是其本身的線性度和測量誤差[8]，其大小為：

圖4 霍爾元件測電流原理

電流采集電路使用的是Allegro 公司的ACS714 芯片，該芯片是一種電流隔離式的、具有共模抑制場效應(yīng)的電流傳感器，由高精度低偏置線性霍爾傳感器組成[9]，能夠使輸出電壓與輸入電流大小呈線性關(guān)系，本文所選用的ACS714 芯片最大采樣電流為5 A，其輸入電流與輸出電壓之間的關(guān)系如圖5所示，其同時具備80 kHz 的帶寬頻率，靈敏度典型值為185 mV/A，在空載時VIOUT輸出為VCC/2[10]。電路設(shè)計如圖6 所示，電流從1、2 引腳的IP+端口流入，從3、4 引腳的IP-端口流出，6 引腳FILTER 為外部設(shè)置帶寬的端口，7 引腳VIOUT為模擬信號輸出端口，隨后接入放大器對電壓進行放大處理，VIOUT的輸出電壓可根據(jù)圖5 的線性關(guān)系獲得，經(jīng)放大之后輸出電壓VOUT大小為：

圖5 ACS714 輸入電流與輸出電壓對應(yīng)關(guān)系

圖6 電流信號調(diào)理電路

2.2 模擬開關(guān)切換電路

通過FPGA 控制模擬開關(guān)選通地址切換通道以達到分時復(fù)用的效果，當在切換通道時模擬開關(guān)會影響到容性負載的變化，出現(xiàn)如信號振蕩或者振鈴現(xiàn)象，而模擬開關(guān)切換速度越快此現(xiàn)象越明顯[11]，因此模擬開關(guān)的選型顯得尤為重要，通過分析對比多種不同類型的模擬開關(guān)，本設(shè)計采用ADG706 芯片，模擬開關(guān)等效電路如圖7所示。

圖7 模擬開關(guān)等效電路

模擬開關(guān)建立時間與其自身開關(guān)導通電阻RON以及開關(guān)漏極電容CD有關(guān)外，還與負載阻容的大小有緊密聯(lián)系。在模擬開關(guān)ADG706 以及其后級放大器AD8031均為5 V 電源供電的情況下，負載電阻RLOAD為40 MΩ，負載電容CLOAD為1.6 pF。因此模擬開關(guān)建立16 位精度所需的建立時間可根據(jù)式（7）所得。

式 （7） 中，TTRANSITION為ADG706 典型轉(zhuǎn)換時間40 ns，RON在此取最大導通電阻5 Ω，開關(guān)漏極電容CD為200 pF，時間常數(shù)通過查閱芯片資料為11.09，因此可求得模擬開關(guān)建立時間約為51.18 ns。且ADG706 通道數(shù)為16，則可由式（8）計算出在此電路中最大采樣速率為1.2 MS/s。

2.3 分壓跟隨與抗混疊濾波

信號經(jīng)過模擬開關(guān)要經(jīng)過分壓、跟隨、濾波電路，隨后輸入到AD 轉(zhuǎn)換器中,電路如圖8 所示。電壓跟隨器使電路呈現(xiàn)高阻輸入以及低阻輸出，提升電路的帶負載能力[12]。為提高信噪比，在輸出端口前增加一個抗混疊低通濾波器，以濾除信號中的高頻噪聲，這里截止頻率設(shè)置為10.61 MHz。由于AD7667 的電壓輸入范圍是0～2.5 V，因此設(shè)置R11和R12組成分壓電阻，將電壓調(diào)整至滿足AD 轉(zhuǎn)換電路的輸入要求，輸出范圍如式（9）所示：

圖8 分壓跟隨與抗混疊濾波電路

由于在模擬開關(guān)多路復(fù)用的狀態(tài)下，不同的信號可能產(chǎn)生較大的電壓階躍，若建立時間不滿足條件則可能產(chǎn)生串擾誤差，需對其進行詳盡的計算[13]。在5 V 電源供電情況下，AD8031 壓擺率的典型值為32 V/μs[14]，當輸入電壓最大為2 V 時，AD8031 穩(wěn)定到0.1%的誤差范圍內(nèi)的典型建立時間為125 ns，而當最大輸入電壓超過2 V 時，芯片資料并未給出具體建立時間，且誤差大小與建立時間并不是線性關(guān)系，因此只能根據(jù)壓擺率進行估算。在第一級運放U3 中最大輸入電壓為5 V，所以運放U3 的建立時間T2大約為：

第二級運放U4 輸入最大電壓為2 V，所以其建立時間T3為125 ns，抗混疊濾波網(wǎng)絡(luò)所需建立時間T4為：

模擬鏈路總建立時間T 為：

因AD 轉(zhuǎn)換芯片選用的是AD7667 芯片，正常工作模式下其采樣率為800 kHz，即采樣周期為1 250 ns，而模擬鏈路總建立時間約為306.22 ns，因此可滿足采樣要求。

2.4 AD 轉(zhuǎn)換電路

模數(shù)轉(zhuǎn)換器（ADC）針對不同的應(yīng)用場景可選用不同架構(gòu)的ADC，常見的有Σ-Δ 型、流水線型、逐次逼近型（SAR）等，逐次逼近型ADC 具有低功耗以及高分辨率的顯著優(yōu)點[15]，因此被廣泛應(yīng)用于工業(yè)領(lǐng)域，本設(shè)計采用逐次逼近型的AD7667 芯片，具備16 位分辨率，基準參考電壓VREF為2.5 V，采用5 V 單電源供電，在Warp 模式下最大吞吐量為1 MS/s，正常模式中最大吞吐量也能達到800 kS/s，完全能夠滿足系統(tǒng)所需要的采集速度。

SAR 型ADC 轉(zhuǎn)換器原理圖如圖9 所示，量化過程實質(zhì)是逐次改變采樣電壓所在的量化區(qū)間，與采樣電壓的實際值逐次逼近[16]。以16 位ADC 為例，當轉(zhuǎn)換脈沖到來時，先將移位寄存器置為1000000000000000，將其送入D/A 轉(zhuǎn)換器中，此時D/A 轉(zhuǎn)換器的輸出電壓為Us=VREF/2，將輸入電壓與Us相比較，若Ui≥Us，則數(shù)據(jù)寄存器的最高位Dn-1置1，否則置0。當?shù)诙€時鐘到來時，移位寄存器使次高位置1，如果數(shù)據(jù)寄存器此時最高位已置1，則D/A 轉(zhuǎn)化器輸出電壓為Us=3VREF/4；如果數(shù)據(jù)寄存器最高位為0，則D/A 轉(zhuǎn)化器輸出電壓為Us=VREF/4；此時進行比較，若Ui≥Us，則數(shù)據(jù)寄存器的次高位Dn-2置1，否則置0……以此類推，比較一次得出一位，最終在完成n 次比較后得出n 位的數(shù)字量。

圖9 SAR 型A/D 轉(zhuǎn)換器原理圖

3 數(shù)據(jù)采集精度測試

通過對硬件電路的分析與搭建，需對其性能進行完整測試，利用上位機軟件對采集數(shù)據(jù)進行分析。采集后的數(shù)據(jù)通過RS422 接口送入上位機，并在邏輯設(shè)計中對數(shù)據(jù)預(yù)先進行編幀處理，圖10 為某次測試的數(shù)據(jù)結(jié)果，數(shù)據(jù)格式如圖所示。

圖10 數(shù)據(jù)格式

為更加直觀地體現(xiàn)數(shù)據(jù)的波動程度，利用上位機對數(shù)據(jù)進行繪圖處理。由于整個電路系統(tǒng)對模數(shù)轉(zhuǎn)換造成的細微偏差，為了準確表征模擬量與數(shù)字量之間的對應(yīng)關(guān)系，運用最小二乘法對數(shù)據(jù)進行標定，計算出其系數(shù)后寫入上位機，可將采集到數(shù)據(jù)以模擬量的形式顯示出來，如圖11、圖12 所示。例如圖11 在模擬通道1 中，MAX=217.00，MIN=210.00，Δ=7.00，則誤差為7/65 535=0.010 68%。在電壓電流采集中，例如5 V 電壓中MAX=47 184.00，MIN=47 140.00，Δ=44.00，則誤差為44/65 535=0.067 14%。經(jīng)過大量的實驗數(shù)據(jù)分析，采集精度均能滿足要求。

圖11 傳感器通道數(shù)據(jù)繪圖

圖12 電壓電流通道數(shù)據(jù)繪圖

4 結(jié)論

為了實現(xiàn)對信號的高精度采集，本文通過對多通道SAR 型模數(shù)轉(zhuǎn)換硬件電路的分析，設(shè)計了一種高精度、多通道的數(shù)字變換器，經(jīng)過大量實驗驗證其具備很高的可靠性，能夠滿足任務(wù)要求。