芯片ATE連通性系統(tǒng)檢測(cè)法的研究與實(shí)現(xiàn)

唐麗，劉相偉，唐昱，鄒映濤

(成都三零嘉微電子有限公司，四川成都，610041)

0 引言

隨著集成電路設(shè)計(jì)與加工技術(shù)的飛速發(fā)展，集成電路已向更復(fù)雜的電路設(shè)計(jì)、更高的集成度和更小的體積方向發(fā)展，這給集成電路測(cè)試帶來(lái)了巨大的挑戰(zhàn)。為滿足對(duì)超大規(guī)模集成電路的高覆蓋率測(cè)試需求，需使用到十分昂貴的ATE測(cè)試儀，如愛(ài)德萬(wàn)V93000或泰瑞達(dá)UltraFLEX等測(cè)試儀。測(cè)試中首要解決的是測(cè)試連通性問(wèn)題，連通性測(cè)試一方面需要實(shí)現(xiàn)對(duì)復(fù)雜測(cè)試系統(tǒng)的驗(yàn)證性測(cè)試，另一方面需要實(shí)現(xiàn)對(duì)芯片自身電路故障及封裝故障的檢測(cè)，傳統(tǒng)單一的通斷測(cè)試方法已較難實(shí)現(xiàn)全面而系統(tǒng)的測(cè)試需求。本文基于V93000測(cè)試平臺(tái)，通過(guò)對(duì)連通性測(cè)試方法的研究，形成了一種系統(tǒng)的連通性檢測(cè)方法，該方法通過(guò)三個(gè)子步驟可實(shí)現(xiàn)對(duì)復(fù)雜芯片及系統(tǒng)的連通性故障快速定位及故障分析。

1 連通性故障

Continuity稱(chēng)作連通性測(cè)試（或連接性測(cè)試），由于該測(cè)試項(xiàng)常用于檢測(cè)開(kāi)路和短路狀態(tài)，因此也叫做Opens-Shorts測(cè)試。連通性測(cè)試是ATE測(cè)試最基本的測(cè)試項(xiàng)，也是DUT手冊(cè)上不會(huì)單獨(dú)提及的測(cè)試項(xiàng)，只有在連通性測(cè)試通過(guò)的情況，才能進(jìn)行后續(xù)參數(shù)和功能等測(cè)試。連通性測(cè)試的主要目的是用于檢測(cè)連通性故障，該故障主要包括以下方面：

聚焦測(cè)試系統(tǒng)，檢測(cè)ATE通道彈簧針Pogo Pin、ATE測(cè)試板Load Board、測(cè)試座Socket、芯片引腳通路是否存短路或開(kāi)路連通性故障。

聚焦被測(cè)芯片，檢測(cè)芯片是否存在因封裝鍵合、基板斷裂和防電擊穿等導(dǎo)致的引腳PIN到電源端VDD，到地端VSS的連通性故障，以及PIN-PIN引腳間的連通性故障。

2 連通性系統(tǒng)檢測(cè)法

連通性系統(tǒng)檢測(cè)法包括了三個(gè)步驟，包括：PPMU參數(shù)測(cè)試、Walking Z功能測(cè)試和Power-Short電源測(cè)試（見(jiàn)圖1）。第一步，對(duì)于新設(shè)計(jì)器件，首先使用PPMU參數(shù)測(cè)試，通過(guò)對(duì)信號(hào)引腳連通性測(cè)試值，初步了解器件信號(hào)引腳與地和電源的連通性情況，以及驗(yàn)證保護(hù)二極管的電流電壓特性。第二步，進(jìn)行Walking Z功能測(cè)試，快速完成信號(hào)引腳之間，以及信號(hào)引腳與地和電源間的連通性檢測(cè)。第三步，進(jìn)行Power-Short電源測(cè)試，實(shí)現(xiàn)對(duì)電源引腳的覆蓋測(cè)試。

圖1 連通性系統(tǒng)測(cè)試法

其中，PPMU參數(shù)測(cè)試可檢測(cè)DUT被測(cè)試引腳到電源端VDD和地端VSS，是否存在開(kāi)路和短路情況,并且可測(cè)量出具體電壓值。而Walking Z功能測(cè)試,不僅能檢測(cè)出DUT引腳到電源端VDD和地端VSS，是否存在開(kāi)路和短路情況,還可以檢測(cè)出DUT引腳PIN到PIN之間的短路情況，但不能測(cè)量出具體電壓值。Power-Short電源測(cè)試，能檢測(cè)出電源引腳是否與地端短路，能測(cè)量出具體電流值。

2.1 步驟一：PPMU參數(shù)測(cè)試

PPMU參數(shù)測(cè)試，基于 PE（Pin Electronics）引腳電路PPMU(Pin Precision Measurement)高精度測(cè)試單元，該方法運(yùn)用IFVM(Current Measurement Voltage Force)加載電流測(cè)試電壓的方法。向被測(cè)引腳加載一小電流，再進(jìn)行電壓測(cè)量，通過(guò)測(cè)量的電壓值來(lái)判定開(kāi)路或短路情況。該測(cè)試方法用于初步了解器件信號(hào)引腳與地和電源的連通性情況，該方法能測(cè)試出PIN到VDD和VSS的開(kāi)路和短路情況，能夠測(cè)量到具體電壓值，不能測(cè)試到PIN與PIN間的短路，不能測(cè)量到電源引腳的短路。

2.1.1 測(cè)試原理

通過(guò)測(cè)試芯片信號(hào)引腳的保護(hù)二極管通路到電源和地端的壓降，判定芯片是否存在開(kāi)路或短路情況。測(cè)試芯片到電源VDD端時(shí)，向芯片加載10uA/100uA電流，當(dāng)測(cè)試到的電壓值在300 mV 至800mV（寬松條件1500 mV 至200 mV）則通過(guò)測(cè)試。測(cè)試芯片到地VSS端時(shí)，向芯片加載-10uA /-100uA電流，當(dāng)測(cè)試到的電壓在-300 mV至-800mV（寬松條件-200 mV至-1500 mV）則通過(guò)測(cè)試。測(cè)試原理如圖2所示。

圖2 Continuity PPMU測(cè)試原理圖

該方法進(jìn)行連通性測(cè)試時(shí)，成測(cè)（FT）的典型電流使用±100uA，中測(cè)（CP）的典型電流使用±10uA，其它情況可根據(jù)設(shè)計(jì)調(diào)整。

2.1.2 測(cè)試方法

a)按照一般通用測(cè)試項(xiàng)配置需求，創(chuàng)建Pin、Level、Timing配置文件，Pin文件能兼容所有測(cè)試項(xiàng)，Level和Timing可按I/O 分類(lèi)的Group Pin來(lái)設(shè)置，能提高創(chuàng)建效率。

b)創(chuàng)建Continuity測(cè)試項(xiàng)Test Suite，選定連通性測(cè)試對(duì)應(yīng)的Level、Timing 文件的Equation、Spec和Set。

c)設(shè)置Test Method。關(guān)鍵參數(shù)設(shè)置如下：

設(shè)置需要測(cè)試的引腳名“Pinlist”：所有信號(hào)引腳；

設(shè)置加載電流“TestCurrent”：100uA(或10μA)；

設(shè)置上電延遲時(shí)間“Setting Time”：1ms；

設(shè)置測(cè)試模式measurementMode: PPMUpar；

設(shè)置測(cè)試極性“polarity”：BPOL：（根據(jù)DUT設(shè)計(jì)而定）；

設(shè)置判定值“Limits”：200<= X <= 1500(mV)。

d)關(guān)鍵測(cè)試代碼：PPMU參數(shù)測(cè)試法主要應(yīng)用PPMU系列 API來(lái)完成測(cè)試，如PPMU_SETTING、PPMU_CLAMP和PPMU_RELAY等，實(shí)現(xiàn)對(duì)PPMU測(cè)試條件的設(shè)置、CLAMP和RELAY的開(kāi)關(guān)控制，以及測(cè)試執(zhí)行和測(cè)試值獲取等。關(guān)鍵測(cè)試代碼如下（見(jiàn)圖 3）。

圖3 PPMU關(guān)鍵測(cè)試代碼

e)選擇連通性測(cè)試項(xiàng)，執(zhí)行測(cè)試，觀察測(cè)試結(jié)果。如果引腳的測(cè)量值<200mV，則為短路；如果引腳的測(cè)量值>1500mV,則為開(kāi)路，測(cè)試結(jié)果如圖4。

圖4 PPMU參數(shù)測(cè)試法結(jié)果

2.2 步驟二：Walking Z功能測(cè)試

Walking Z功能測(cè)試，基于 PE（Pin Electronics）引腳電路的Driver驅(qū)動(dòng)單元、Active Load動(dòng)態(tài)負(fù)載單元和Comparator比較單元，通過(guò)Driver控制測(cè)試向量輸入，通過(guò)Active Load進(jìn)行電流加載，通過(guò)Comparator比較器進(jìn)行電平比較，從而判定是否存在開(kāi)路或短路情況。該測(cè)試方法用于信號(hào)引腳連通性的充分測(cè)試，此方法不僅能測(cè)試出PIN到VDD和VSS的開(kāi)路和短路情況，也能測(cè)試PIN到PIN間的短路情況，但不能測(cè)量出電壓值。

2.2.1 測(cè)試原理

通過(guò)測(cè)試芯片信號(hào)引腳的保護(hù)二極管到電源和地的壓降，判定芯片是否存在開(kāi)路或短路情況。使用Driver對(duì)輸出測(cè)試向量進(jìn)行控制，使用Active Load加載一小電流，將Comparator比較器的VOL和VOH設(shè)定為判斷值,實(shí)現(xiàn)通過(guò)性的測(cè)試和判定。若測(cè)試不通過(guò)，就存在開(kāi)路或短路情況。測(cè)試需要使用特定的測(cè)試向量，第一行Pattern將所有引腳初始態(tài)設(shè)置為0，然后依次將需測(cè)的引腳設(shè)置為Z態(tài)或M態(tài)，直到所有引腳測(cè)試全覆蓋。測(cè)試原理圖如圖5所示。

圖5 Continuity Walking Z測(cè)試原理

2.2.2 測(cè)試方法

a)創(chuàng)建PIN文件。創(chuàng)建PIN文件時(shí)，將所有信號(hào)引腳設(shè)置為IO類(lèi)型。

b)創(chuàng)建Level文件。電源引腳VDD=0,信號(hào)引腳vil=0，vih=3.3，vol=0.2，voh=1.5，vt=3.3，iol=0.4，ioh=0.4。電平設(shè)置，如下圖6所示。

圖6 Walking Z 電平設(shè)置

c)創(chuàng)建Timing文件。測(cè)試周期Per可相對(duì)設(shè)置大一些(如：1000ns)，WaveTable和Equation可按Group Pin來(lái)統(tǒng)一設(shè)置，如下圖7所示。

圖7 Walking Z Timing設(shè)置

d)創(chuàng)建Pattern文件。創(chuàng)建三種類(lèi)型分布的Pattern：(1)每一行全設(shè)置為0，即將所有引腳置地；(2)基于每個(gè)信號(hào)引腳逐一設(shè)置為Z(或M，需與WAVETBL保持一致)；(3)最后一行設(shè)置為全Z態(tài)（示例中的M即為下圖中的Z）。如圖8所示。

圖8 Walking Z Pattern創(chuàng)建方式

e)設(shè)置 Test Method。主要使用“FunctionalTest”。關(guān)鍵測(cè)試代碼如下：

圖9 Walking Z功能測(cè)試關(guān)鍵代碼

f)選擇連通性測(cè)試項(xiàng)，執(zhí)行測(cè)試，觀察測(cè)試結(jié)果。若有不同引腳在“Z”態(tài)變化區(qū)間出現(xiàn)FAIL，在全“Z”區(qū)域(最后一項(xiàng)Pattern)無(wú)FAIL，則說(shuō)明引腳間有短路（見(jiàn)圖10）。若同一只引腳“Z”變化區(qū)間和全“Z”區(qū)域均出現(xiàn)FAIL，則說(shuō)明該引腳與電源或地存在連接性問(wèn)題（見(jiàn)圖11）。若無(wú)FAIL周期，則測(cè)試通過(guò)。

圖10 引腳與引腳間連通性故障

圖11 引腳與電源或地間連通性故障

2.3 步驟三：Power-Short電源測(cè)試

Power-Short電源測(cè)試，基于DPS(Device Power Supply)電源模塊,運(yùn)用VFIM(Voltage Force Current Measurement)加載電壓測(cè)量電流的方法進(jìn)行Power-Short電源短路測(cè)試。該方法使用DPS_TASK API，通過(guò)DPS向芯片電源引腳加載一小電壓，然后測(cè)量電源端與地端的電流，對(duì)測(cè)量值進(jìn)行比較，來(lái)判斷是否存在電源通道短路的情況。該測(cè)試方法用于新封裝完成的芯片電源短路連通性測(cè)試使用，由于向電源僅提供一小電壓，因此可防止因設(shè)計(jì)、制造等問(wèn)題導(dǎo)致的電源短路而造成破環(huán)性的影響，如短路發(fā)熱將測(cè)試座或測(cè)試設(shè)備燒壞等。同時(shí)對(duì)電源不能正常的電的器件，也可作為一種測(cè)試分析手段應(yīng)用。

2.3.1 測(cè)試原理

通過(guò)向測(cè)試芯片電源引腳施加一小電壓,測(cè)量與地端的電流，判定芯片是否存在電源短路情況。使用DPS供一小電壓，利用DPS_TASK API編程,實(shí)現(xiàn)對(duì)測(cè)試條件的設(shè)置、執(zhí)行和判定，判定值與工藝及電源設(shè)計(jì)有關(guān)，因此初次測(cè)試需要進(jìn)行摸底測(cè)試來(lái)確定判定值。若測(cè)量到的電流大于判定電流的情況，那么就存在電源短路。此方法不需要使用測(cè)試向量，基于常規(guī)的Level Equation建一個(gè)Power-Short測(cè)試的Spec，基于DPS-TASK的編程即可實(shí)現(xiàn)。測(cè)試原理圖如圖12所示。

圖12 Power-Short電源短路測(cè)試原理

2.3.2 測(cè)試方法

a）創(chuàng)建 Level文件的 Power-Short Spec?；诔Ｒ?guī)Level Equation創(chuàng)建文件，電源引腳電壓值均設(shè)置為一小電壓，如圖13所示。

圖13 Power-Short測(cè)試電平設(shè)置

b）編寫(xiě)測(cè)試程序。設(shè)計(jì)接口參數(shù)，使多個(gè)電源引腳可選擇，并且支持同測(cè)，利用DPS_TASK API實(shí)現(xiàn)對(duì)測(cè)試條件和測(cè)試執(zhí)行的控制，實(shí)現(xiàn)對(duì)測(cè)試結(jié)果的獲取，以及實(shí)現(xiàn)最終的測(cè)試判定。關(guān)鍵測(cè)試代碼如下所示：

圖14 Power-Short測(cè)試關(guān)鍵代碼

c）測(cè)試結(jié)果。如圖15所示，第一項(xiàng)測(cè)試結(jié)果是一只電源引腳VDD1_3V3與地短路的器件測(cè)試Failed的結(jié)果，第二項(xiàng)測(cè)試結(jié)果是更換另一只電源正常的器件測(cè)試PASS的結(jié)果。

圖15 Power-Short測(cè)試結(jié)果

3 結(jié)束語(yǔ)

本文介紹了一種連通性系統(tǒng)檢測(cè)法，通過(guò)三步驟測(cè)試能夠?qū)崿F(xiàn)較系統(tǒng)全面的器件引腳連通性測(cè)試覆蓋，同時(shí)也可根據(jù)測(cè)試需求選擇其中的單一步驟使用。該方法能應(yīng)用于各類(lèi)器件的連通性測(cè)試，具有較強(qiáng)的測(cè)試通用性。文中分別從測(cè)試原理和測(cè)試方法進(jìn)行詳細(xì)介紹，并且提供了詳細(xì)的設(shè)置參數(shù)、操作方法和圖例，以及測(cè)試程序關(guān)鍵代碼，能較好的為連通性測(cè)試提供參考。