基于SiP技術(shù)的寬帶一體化雷達(dá)射頻收發(fā)系統(tǒng)?

張 龍 馬向峰，2 湯曉云

（1.中國(guó)空空導(dǎo)彈研究院 洛陽(yáng) 471009）（2.航空制導(dǎo)武器航空科技重點(diǎn)實(shí)驗(yàn)室 洛陽(yáng) 471009）（3.空裝駐洛陽(yáng)地區(qū)第一軍事代表室 洛陽(yáng) 471009）

1 引言

多模復(fù)合、多頻段相控陣?yán)走_(dá)制導(dǎo)技術(shù)對(duì)頻綜、收發(fā)等微波部件提出了更高的功能和體積要求［1～3］。由于平臺(tái)空間的限制，對(duì)雷達(dá)收發(fā)系統(tǒng)進(jìn)行一體化、小型化設(shè)計(jì)成為當(dāng)前重要研究?jī)?nèi)容［4～6］。傳統(tǒng)雷達(dá)系統(tǒng)中信號(hào)產(chǎn)生電路輸出的發(fā)射信號(hào)經(jīng)功率通道放大后由天線定向輸出，接收機(jī)、頻綜、功放等微波組件各自功能獨(dú)立，空間布局分散，結(jié)構(gòu)和電氣互聯(lián)多，不利于系統(tǒng)的小型化。隨著微波電路技術(shù)的發(fā)展，多功能MMIC器件、新型小型化無源器件和基于微波多層基板的三維多芯片組件（3D-MCM）成為當(dāng)前小型化研究的熱點(diǎn)［7～9］。SiP（System in Package）技術(shù)將射頻收發(fā)、變頻、數(shù)字、控制等不同功能的有源芯片和無源器件進(jìn)行封裝，形成標(biāo)準(zhǔn)封裝的獨(dú)立子系統(tǒng)。利用SiP技術(shù)，通過收發(fā)系統(tǒng)指標(biāo)體系和結(jié)構(gòu)布局優(yōu)化整合可以大大減小各組件互聯(lián)線束，使寬帶收發(fā)、頻綜一體化設(shè)計(jì)成為可能［10～11］。

2 總體架構(gòu)設(shè)計(jì)

雷達(dá)發(fā)射期間頻綜單元產(chǎn)生的雷達(dá)信號(hào)經(jīng)功放單元功率放大后由天線輻射到空間；接收期間，目標(biāo)回波與相參本振下變頻，經(jīng)放大濾波等處理后由信號(hào)處理系統(tǒng)提取目標(biāo)的速度、位置等信息，環(huán)形器用來實(shí)現(xiàn)信號(hào)的收發(fā)隔離，如圖1。設(shè)計(jì)目標(biāo)為利用3D-SiP技術(shù)經(jīng)一體化集成后實(shí)現(xiàn)原頻綜單元、發(fā)射單元和功放單元的全部功能，并大大壓縮體積，減少互聯(lián)。一體化收發(fā)系統(tǒng)的主要性能如下。

圖1 雷達(dá)收發(fā)系統(tǒng)原理框圖

相對(duì)帶寬：50%（BW/f0）；

接收增益：33±2dB；

噪聲系數(shù)：≤5.5dB；

1dB壓縮點(diǎn)：P1dB≥ -20dBm；

發(fā)射功率：28±2dBm；

發(fā)射相噪：-95dBc/Hz@5kHz；

發(fā)射雜散：≤-60dBc。

3 接收鏈路設(shè)計(jì)

對(duì)于接收鏈路來說信噪比是一個(gè)核心概念，鏈路設(shè)計(jì)的一個(gè)重要內(nèi)容就是通過軟硬件措施最大限度地提高信噪比以增加雷達(dá)作用距離，噪聲系數(shù)表征了接收鏈路對(duì)信噪比的惡化，其值越小，信噪比惡化越小，所以對(duì)接收鏈路必須進(jìn)行低噪聲設(shè)計(jì)。增益設(shè)計(jì)的目的是將接收信號(hào)能量放大到信號(hào)處理A/D采樣的最小可檢測(cè)范圍，同時(shí)保證A/D量化噪聲所造成的系統(tǒng)信噪比惡化在可接受的范圍內(nèi)。增益不是越高越好，增益的提高會(huì)帶來系統(tǒng)動(dòng)態(tài)范圍的降低，必須控制在一個(gè)合理的范圍。根據(jù)系統(tǒng)指標(biāo)和當(dāng)前射頻器件水平，采用如圖2所示接收鏈路形式。小信號(hào)時(shí)，通過單刀雙擲開關(guān)選擇低噪放支路，實(shí)現(xiàn)低噪聲放大；大信號(hào)時(shí)，開關(guān)選擇可控衰減支路進(jìn)行動(dòng)態(tài)調(diào)整，避免鏈路飽和。

根據(jù)圖2和當(dāng)前器件水平對(duì)接收鏈路進(jìn)行電性能指標(biāo)分配，見表1。計(jì)算接收鏈路主要電性能指標(biāo)如下。

表1 接收鏈路指標(biāo)分配

圖2 接收鏈路原理圖

1）接收增益（dB）

2）噪聲系數(shù)（dB）

3）輸入P1dB（dBm）

通過理論計(jì)算可知鏈路電性能可以滿足系統(tǒng)指標(biāo)要求。

4 發(fā)射鏈路設(shè)計(jì)

發(fā)射鏈路設(shè)計(jì)的目標(biāo)是將DDS波形信號(hào)經(jīng)過上變頻、濾波、放大等環(huán)節(jié)輸出給輻射單元。根據(jù)DDS信號(hào)頻率，為便于濾波和雜散控制，采用L波段點(diǎn)頻源與寬帶跳頻源兩次上變頻的方案實(shí)現(xiàn)寬帶發(fā)射輸出，原理如圖3。發(fā)射鏈路需要考慮的主要電性能包括低相位噪聲設(shè)計(jì)、低雜散設(shè)計(jì)和大帶寬。

圖3 發(fā)射鏈路原理圖

4.1 相位噪聲分析

根據(jù)混頻時(shí)相位噪聲相加原理，發(fā)射鏈路相位噪聲取決于L波段點(diǎn)頻源及寬帶跳頻源，兩者均須進(jìn)行低相噪設(shè)計(jì)。典型鎖相環(huán)電路包括鑒相器、分頻器、環(huán)路濾波器、壓控振蕩器（VCO）和參考輸入等部分組成。根據(jù)鎖相環(huán)噪聲傳遞函數(shù)和環(huán)路傳遞函數(shù)可知［12］：在環(huán)路帶寬以內(nèi)，相位噪聲主要由晶振、鑒相器和分頻器引入；在環(huán)路帶寬外，相噪主要由VCO決定。通過采用高穩(wěn)定、低相噪晶體振蕩器作為參考振蕩源，選用低相噪鑒相器、提高鑒相頻率、降低分頻比等措施以降低相位噪聲。

本文第一級(jí)L波段點(diǎn)頻源采用單環(huán)鎖相方案。第二級(jí)寬帶跳頻源設(shè)計(jì)難點(diǎn)是輸出頻率高，頻帶寬且相位噪聲低，單環(huán)難以實(shí)現(xiàn)。本方案采用雙環(huán)鎖相方案，大步進(jìn)跳頻通過輔環(huán)實(shí)現(xiàn)，以降低分頻比。而主環(huán)、輔環(huán)VCO輸出經(jīng)下邊頻后再反饋到主環(huán)鑒相器從而減小分頻比，降低相位噪聲，實(shí)現(xiàn)小步進(jìn)。主環(huán)VCO選擇ADI公司的HMC732，該混頻器帶寬寬，噪底低，雙環(huán)鎖相的原理見圖4。

圖4 雙環(huán)寬帶鎖相原理

4.2 雜散分析

發(fā)射鏈路輸出的雜散信號(hào)主要為L(zhǎng)波段點(diǎn)頻源和寬帶跳頻源鎖相環(huán)自身雜散、兩次上邊頻過程中的本振泄露及組合頻率、電源及控制信號(hào)串?dāng)_等方面。

鎖相環(huán)雜散主要有兩種，一種是外部電源串?dāng)_對(duì)VCO的調(diào)制，另一種是鑒相頻率的泄漏。外部電源串?dāng)_通過對(duì)鎖相環(huán)有源電路進(jìn)行大小電容濾波措施降低。鑒相泄漏通過將環(huán)路帶寬設(shè)計(jì)為遠(yuǎn)低于鑒相頻率，利用環(huán)路的低通濾波特性來抑制，同時(shí)兼顧環(huán)路跳頻時(shí)間。

對(duì)于上變頻過程中的本振泄露和組合諧波頻率，通過選擇本振和射頻隔離度高的混頻器、合理安排上變頻時(shí)混頻比并對(duì)上邊頻后的信號(hào)進(jìn)行兩級(jí)FBAR濾波實(shí)現(xiàn)雜散和本振泄露抑制。對(duì)兩級(jí)跳頻源功分支路進(jìn)行放大衰減等措施，利用放大器的反向隔離提高功分電路的隔離度，降低本振鏈路信號(hào)到發(fā)射信號(hào)的泄露。信號(hào)二次上變頻后為保證寬帶雜散抑制，采用了分段級(jí)聯(lián)開關(guān)濾波組方案，如圖5。

圖5 發(fā)射鏈路雜散抑制原理

除此之外，為避免信號(hào)之間泄露串?dāng)_，在多層基板內(nèi)利用走線兩側(cè)設(shè)置接地通孔進(jìn)行分腔屏蔽隔離。

5 小型化關(guān)鍵技術(shù)

5.1 板間垂直互聯(lián)設(shè)計(jì)

方案所采用的SiP模塊采用雙層板布局3D結(jié)構(gòu)，將模塊功能分解成上下兩層電路板實(shí)現(xiàn)，中間采用錫球?qū)崿F(xiàn)電器互聯(lián)和機(jī)械支撐，厚度高的表貼器件布局在上層板，射頻MMIC器件盡量布局在下層板。上下電路板又各自均為四層結(jié)構(gòu)的復(fù)合介質(zhì)層壓板，板內(nèi)層間過渡采用微同軸結(jié)構(gòu)以降低插損。

垂直互聯(lián)技術(shù)既要解決信號(hào)在上或下電路板間各自的垂直傳輸，又要考慮上下板之間的錫球電氣連接和物理支撐，最終所有輸入輸出端口過渡為BGA焊點(diǎn)形式布局在3D模塊底部。

5.2 器件的小型化

收發(fā)系統(tǒng)將過去由多個(gè)單功能MMIC級(jí)聯(lián)而成的鏈路進(jìn)行集成，將兩個(gè)或兩個(gè)以上的單功能電路集成在同一塊GaAs襯底上實(shí)現(xiàn)多功能芯片（MFC），MFC具有更小的尺寸，減少了芯片間的大量金絲鍵合和調(diào)試，使可靠性和生產(chǎn)效率顯著提高，如接收鏈路射頻部分多功能芯片集成了開關(guān)、低噪放、衰減、混頻、本振放大等。

在無源器件方面濾波器一直是小型化的瓶頸，與傳統(tǒng)LC、介質(zhì)濾波器相比，基于壓電薄膜效應(yīng)構(gòu)造的FBAR濾波器，具有高Q值、小體積的優(yōu)點(diǎn)，且加工工藝可與RFIC或MMIC工藝兼容，尤其適用于頻率范圍800MHz～5GHz，相對(duì)帶寬1%～5%，矩形系數(shù)好的場(chǎng)合。本方案在發(fā)射鏈路第一級(jí)上變頻后采用兩級(jí)FBAR級(jí)聯(lián)，可以有效抑制諧波及本振泄露。

第二次上變頻由于具有大帶寬的特點(diǎn)，為保證全帶寬內(nèi)雜散指標(biāo)，采用分段濾波的開關(guān)濾波組方案，將頻段分成八個(gè)子頻段。開關(guān)濾波器等無源器件采用GaAs基MMIC多功能芯片，大大減小了體積。

5.3 3D模塊的標(biāo)準(zhǔn)化封裝

要實(shí)現(xiàn)小體積的寬帶收發(fā)源組件，需要根據(jù)電路功能和器件特點(diǎn)，合理地劃分電路單元，做成標(biāo)準(zhǔn)化SiP。這些3D模塊包括本振變頻單元，發(fā)射變頻單元，開關(guān)濾波組單元，功分放大開關(guān)調(diào)制單元等。SiP模塊示意如圖6所示，模塊內(nèi)使用兩層板疊裝方式，層間采用錫球?qū)崿F(xiàn)電器互聯(lián)，同時(shí)起到機(jī)械支撐作用，3D模塊對(duì)外接口通過BGA實(shí)現(xiàn)，體積僅為傳統(tǒng)管殼模塊1/10～1/5。極大地簡(jiǎn)化了產(chǎn)品調(diào)試、裝配過程。

圖6 3D模塊封裝示意

6 系統(tǒng)集成和測(cè)試

實(shí)際研制過程中還存在著制約系統(tǒng)小型化的問題，如中頻電橋、中頻濾波器等因頻段和性能限制難以小型化。收發(fā)系統(tǒng)采用標(biāo)準(zhǔn)集成插座進(jìn)行和其他系統(tǒng)互聯(lián)，組件內(nèi)部到集成插座之間的電纜互聯(lián)占用了收發(fā)系統(tǒng)的大部分體積。另外電源串?dāng)_處理和模塊電磁兼容和散熱也是產(chǎn)品研制過程的一個(gè)難點(diǎn)。

系統(tǒng)集成后測(cè)試主要電性能指標(biāo)如表2，產(chǎn)品部分典型3D模塊見圖7。

表2 系統(tǒng)測(cè)試結(jié)果

7 結(jié)語(yǔ)

基于先進(jìn)微組裝工藝和小型化有源、無源器件實(shí)現(xiàn)了多個(gè)SiP模塊，在此基礎(chǔ)上進(jìn)行了系統(tǒng)集成，完成了寬帶小型化一體收發(fā)系統(tǒng)，測(cè)試指標(biāo)滿足系統(tǒng)需求，該收發(fā)系統(tǒng)實(shí)現(xiàn)了傳統(tǒng)分立組件的功能，大大減小了體積和各組件間的電氣互聯(lián)。