系統(tǒng)級(jí)封裝（SiP）模塊的熱阻應(yīng)用研究

劉鴻瑾，李亞妮，劉 群，張建鋒

（1.北京控制工程研究所，北京 100080；2.北京軒宇空間科技有限公司，北京 100080）

1 引言

系統(tǒng)級(jí)封裝（System in Package，SiP）是指在一個(gè)封裝體中集成一個(gè)系統(tǒng)。這個(gè)系統(tǒng)通常需要封裝多個(gè)芯片并能夠獨(dú)立完成特定的任務(wù)，如集成了CPU、DRAM、Flash等多個(gè)IC芯片的系統(tǒng)級(jí)封裝。現(xiàn)在電子產(chǎn)品的小型化需求已經(jīng)覆蓋了軍用產(chǎn)品、航天器件、工業(yè)產(chǎn)品和消費(fèi)類(lèi)產(chǎn)品，SiP以其尺寸小、速度快、成本低等顯著優(yōu)勢(shì)迅速成長(zhǎng)為主流封裝技術(shù)。隨著系統(tǒng)集成度的不斷提高，封裝體內(nèi)熱流密度增大，SiP的熱可靠性研究變得極其重要。為了保證SiP器件正常工作，每個(gè)子芯片都有最大允許結(jié)溫，任一子芯片失效，都有可能導(dǎo)致整個(gè)系統(tǒng)“失靈”或“癱瘓”，因此，如何對(duì)每個(gè)子芯片進(jìn)行準(zhǔn)確的結(jié)溫預(yù)測(cè)是至關(guān)重要的。

現(xiàn)有技術(shù)中采用的結(jié)溫預(yù)測(cè)方法多采用平均熱阻來(lái)進(jìn)行，未考慮SiP中每個(gè)子芯片的功率分配和變化，對(duì)于功率差異較大的SiP中結(jié)溫較大的子芯片容易出現(xiàn)嚴(yán)重低估的情況，這無(wú)疑會(huì)帶來(lái)嚴(yán)重的危害[1]。

作為衡量封裝模塊散熱能力的重要參數(shù)，熱阻分析是熱可靠性研究的基礎(chǔ)[2]。為解決上述問(wèn)題，本文以集成了FPGA、PROM、AD、DA的塑封SiP模塊為研究對(duì)象，用熱阻矩陣表示其散熱性能，為芯片用戶(hù)提供了一種不同溫度不同功耗下封裝體內(nèi)部各芯片結(jié)溫的快速預(yù)測(cè)方法。

2 熱阻介紹

封裝的散熱特性一般用熱阻的概念來(lái)衡量，熱阻表示介質(zhì)吸收1 W熱量后該傳熱路徑上介質(zhì)的溫升，單位為K/W或℃/W。對(duì)于單芯片封裝，熱阻的定義如式（1）所示：

其中，Rjx表示芯片到某一參考位置的熱阻，Tj為芯片結(jié)溫，Tx為參考點(diǎn)溫度，P為芯片的功耗。對(duì)于SiP模塊，Rjc表示結(jié)-殼熱阻（Junction to Case），體現(xiàn)封裝自身器件級(jí)的散熱能力。Rjb表示結(jié)-板熱阻（Junction to Board），體現(xiàn)板級(jí)散熱能力。Rja表示結(jié)-環(huán)境熱阻（Junction to Ambient），體現(xiàn)系統(tǒng)應(yīng)用級(jí)散熱能力。

在芯片應(yīng)用中，各芯片都有最大允許結(jié)溫，所以結(jié)溫預(yù)估是非常重要的。由式（1）可得傳統(tǒng)結(jié)溫計(jì)算公式Tj=Rjx·P+Tx，公式較為簡(jiǎn)單，僅適用于預(yù)測(cè)單個(gè)芯片的結(jié)溫，而SiP為多芯片組件，由于芯片之間存在相互加熱現(xiàn)象，采用單一熱阻值不能有效描述封裝的散熱特性[3]，若用平均熱阻θjc-avg=(Tj-avg-Tc)/Q[4]，則忽略了SiP內(nèi)部各芯片的功率分配和變化問(wèn)題，只可得出各功率芯片的平均溫度，對(duì)于結(jié)溫較大的芯片，就會(huì)出現(xiàn)嚴(yán)重低估的情況，導(dǎo)致致命后果。

因此，本文提出在多個(gè)芯片同時(shí)發(fā)熱的情況下，芯片的結(jié)溫可以采用疊加原理來(lái)分析，即芯片溫升等于自身加熱功率造成的溫升與其他芯片對(duì)其加熱造成溫升的疊加效果。對(duì)于一個(gè)包含n顆芯片的封裝，可以采用n×n階的熱阻矩陣來(lái)描述封裝的散熱特性。

若SiP器件包含兩顆芯片，則最終獲得的熱阻矩陣結(jié)構(gòu)如式（2）所示：

其中Rii表示各芯片的自身熱阻，Rij為耦合熱阻，表示第j顆芯片對(duì)第i顆芯片的耦合加熱效果。

根據(jù)線(xiàn)性疊加原理，包含n個(gè)芯片的SiP模塊內(nèi)各芯片的結(jié)溫可用式（3）來(lái)計(jì)算：

Qi(i=1～n)表示各芯片的發(fā)熱功率，Ta表示環(huán)境溫度，Tji(i=1～n)表示各芯片的結(jié)溫。

綜上，對(duì)于封裝結(jié)構(gòu)和熱源布局確定的SiP模塊，只要得到其熱阻矩陣，即可得到不同溫度不同功率組合下的各芯片結(jié)溫。

3 熱阻分析

以現(xiàn)有塑封SiP模塊為研究對(duì)象，采用有限元仿真方法，計(jì)算結(jié)-殼熱阻矩陣和結(jié)-板熱阻矩陣。

圖1 塑封SiP結(jié)構(gòu)模型

塑封SiP模塊為塑料焊球陣列封裝(Plastic Ball Grid Array，PBGA)結(jié)構(gòu)[5]，其基板材料為BT樹(shù)脂或者玻璃層壓板，密封材料為環(huán)氧樹(shù)脂模塑料，焊球?yàn)?2Sn/36Pb/2Ag準(zhǔn)共晶焊料或者63Sn/37Pb共晶焊料。此處，焊球用圓柱體簡(jiǎn)化等效。SiP模塊包含5顆芯片，各芯片及其最大結(jié)溫和功耗估計(jì)依次為FPGA(175℃/2 W)、高速差分AD(175℃/0.414 W)、高速差分DA(175℃/0.17 W)、FPGA配置PROM(150℃/0.165 W)、8通道AD(175℃/0.0155 W)，在芯片使用中，F(xiàn)PGA等變功率芯片會(huì)因燒寫(xiě)程序不同而產(chǎn)生不同功耗。

3.1 結(jié)-殼熱阻計(jì)算

根據(jù)研究對(duì)象實(shí)際尺寸和布局，在ANSYS Icepak模塊中建立結(jié)-殼熱阻（Rjc）和結(jié)-板熱阻（Rjb）計(jì)算模型，見(jiàn)圖2。劃分網(wǎng)格時(shí)選擇非結(jié)構(gòu)化網(wǎng)格，這是因?yàn)楹盖蚰Ｐ椭邪瑘A柱曲面，采用非結(jié)構(gòu)網(wǎng)格可以更好地進(jìn)行貼體劃分，提高計(jì)算精度。求解Rjc時(shí)，邊界條件設(shè)為將封裝模塊放置于四周絕熱的環(huán)境中，模塊僅通過(guò)管殼頂部與外界環(huán)境進(jìn)行換熱。進(jìn)行求解設(shè)置時(shí)，由于Rjc計(jì)算僅考慮傳導(dǎo)散熱，因此，在Basic Parameters操作面板中關(guān)閉對(duì)流和輻射換熱，并設(shè)置環(huán)境溫度為特定溫度，此處為室溫25℃。

圖2 結(jié)-殼熱阻和結(jié)-板熱阻仿真模型

根據(jù)線(xiàn)性疊加原理，分別對(duì)各功率芯片單獨(dú)施加一定的功耗，計(jì)算各芯片位置的溫度。5顆芯片依次編號(hào)為0～4，得到溫升矩陣[ΔT]，其中ΔTij表示第i個(gè)芯片工作時(shí)第j個(gè)芯片的溫升。結(jié)-殼熱阻矩陣如式（4）所示，其中Rij表示第j個(gè)芯片發(fā)熱功率每增加1 W時(shí)第i個(gè)芯片的溫升。

表1 單芯片工作時(shí)各芯片結(jié)溫（單位：℃）

由熱阻矩陣可以看出，各芯片的自身熱阻，即對(duì)角線(xiàn)上的熱阻，相比于芯片間的耦合熱阻均高出3～4個(gè)數(shù)量級(jí)，這說(shuō)明塑封SiP模塊的表面散熱能力很強(qiáng)，熱量極易通過(guò)表面散發(fā)，耦合熱阻主要體現(xiàn)器件的橫向熱傳導(dǎo)，耦合熱阻小說(shuō)明橫向傳導(dǎo)作用非常小，說(shuō)明熱量在結(jié)-殼間傳遞時(shí)散熱通路良好。

通過(guò)比較5個(gè)芯片的自身熱阻，可以發(fā)現(xiàn)FPGA的熱阻最小，高速差分DA的熱阻最大，這是因?yàn)槠溆嗌釛l件相同時(shí)，F(xiàn)PGA的散熱面積最大，熱量最容易散發(fā)，高速差分DA的散熱面積最小，熱量最難散發(fā)。同時(shí)，通過(guò)熱阻矩陣可以比較各芯片間相互影響的強(qiáng)弱，以表示各芯片對(duì)8通道AD影響作用的第5行熱阻為例，R54最大，表示PROM對(duì)該芯片的熱作用最大。

為驗(yàn)證熱阻矩陣的正確性，可將相同條件下通過(guò)熱阻矩陣得到的理論預(yù)測(cè)溫升與實(shí)際仿真溫升進(jìn)行對(duì)比。此處將式（4）代入式（3），并給定功率矩陣，如式（5）所示，其中高速差分AD采用了降功耗模式（0.33 W），由此可得各芯片理論預(yù)測(cè)溫升如表2所示。[Q1Q2Q3Q4Q5]T=[2 0.33 0.17 0.165 0.0155]T（5）

同時(shí)在ANSYS Icepak模塊中進(jìn)行該工況下的實(shí)際仿真，此處設(shè)定環(huán)境溫度Ta為125℃，得到實(shí)際仿真溫升（見(jiàn)表2）。由表2可知，各功率芯片同時(shí)工作時(shí)，由熱阻矩陣得到的溫升和有限元實(shí)際模擬結(jié)果相比具有很好的一致性，溫升預(yù)測(cè)誤差小于3%。

表2 結(jié)-殼熱阻理論預(yù)測(cè)與實(shí)仿對(duì)比

3.2 結(jié)-板熱阻計(jì)算

計(jì)算結(jié)-板熱阻時(shí)，測(cè)試環(huán)境為[6]，封裝模塊放置于PCB電路板上，芯片和電路板放置于密閉空間內(nèi)，電路板四周的面處于恒定溫度，封裝模塊的熱量只通過(guò)電路板傳導(dǎo)至電路板四周恒溫的壁面，求得

對(duì)比式（4）和式（6）可以看出，首先，結(jié)-板的自身熱阻均大于結(jié)-殼自身熱阻，這是因?yàn)閷?duì)于結(jié)-板，芯片熱量通過(guò)焊球傳導(dǎo)至電路板，散熱面積小，散熱通路較差；其次，結(jié)-板自身熱阻和耦合熱阻差異不足1個(gè)數(shù)量級(jí)，而結(jié)-殼矩陣中自身熱阻和耦合熱阻差3～4個(gè)數(shù)量級(jí)，這是因?yàn)楫?dāng)芯片熱量不能通過(guò)表面很好地散發(fā)，就會(huì)導(dǎo)致橫向傳導(dǎo)作用的增強(qiáng)[7]，因此各芯片間互相影響，耦合熱阻增大。

結(jié)合式（5）和式（6），將得到的溫升與實(shí)仿溫升進(jìn)行對(duì)比，如表3所示。由表3可以看出，理論預(yù)測(cè)與實(shí)際仿真結(jié)果吻合度極高，驗(yàn)證了仿真方法的合理性。與結(jié)-殼熱阻矩陣作用不同的是，結(jié)-板熱阻矩陣評(píng)價(jià)了封裝模塊的板級(jí)散熱能力，從客戶(hù)應(yīng)用方面來(lái)講，已知電路板四周的恒定溫度和各芯片的運(yùn)行功率時(shí)，即可根據(jù)熱阻矩陣很快地計(jì)算出該工況下各芯片的結(jié)溫。

表3 結(jié)-板熱阻理論預(yù)測(cè)與實(shí)仿對(duì)比

綜上，本文開(kāi)發(fā)的SiP芯片結(jié)溫預(yù)估方法流程如圖3所示。

圖3 結(jié)溫預(yù)估流程圖

4 結(jié)論

本文以塑封SiP為研究對(duì)象，給出了結(jié)-殼熱阻矩陣與結(jié)-板熱阻矩陣的計(jì)算方法，并對(duì)封裝體內(nèi)各芯片的自身散熱能力和芯片間熱耦合作用進(jìn)行了分析，仿真分析方法對(duì)同類(lèi)研究有一定的參考價(jià)值。結(jié)合實(shí)際應(yīng)用情況，將熱阻矩陣應(yīng)用于不同環(huán)境溫度下以不同功率組合工作的封裝內(nèi)部芯片結(jié)溫的預(yù)測(cè)，結(jié)果表明理論預(yù)測(cè)與實(shí)際仿真基本吻合，證明該方法有效可行。本文提出的方法是在現(xiàn)有產(chǎn)品實(shí)際應(yīng)用中開(kāi)發(fā)產(chǎn)生的，與傳統(tǒng)單一芯片結(jié)溫預(yù)估方法對(duì)比，該方法考慮了芯片間的熱耦合作用，避免了各芯片功率差異較大導(dǎo)致的預(yù)估失真，大大提高了芯片結(jié)溫預(yù)測(cè)精度，且該方法將多個(gè)計(jì)算公式集成為一個(gè)公式，降低了計(jì)算過(guò)程冗余度，提高了預(yù)測(cè)效率，這對(duì)于SiP模塊的可靠性設(shè)計(jì)有重要意義。