抑制SiC MOSFET瞬態(tài)電壓尖峰的改進(jìn)驅(qū)動(dòng)電路設(shè)計(jì)

王文月，牛萍娟

（1.天津工業(yè)大學(xué) 電氣工程與自動(dòng)化學(xué)院，天津300000；2.天津工業(yè)大學(xué) 電子與信息工程學(xué)院，天津300000）

近些年，隨著電力電子技術(shù)的發(fā)展，航空、電動(dòng)汽車、新能源發(fā)電及石油鉆井等領(lǐng)域?qū)﹄娏﹄娮幼儞Q器提出更高的要求，即實(shí)現(xiàn)高壓、高頻、高功率密度[1]。因此以SiC MOSFET為代表的寬禁帶半導(dǎo)體器件因其高開關(guān)速度、高開關(guān)頻率及高熱導(dǎo)率等[2-5]，受到人們廣泛關(guān)注。然而隨著SiC MOSFET開關(guān)頻率及速度提高，電力電子變換器受電路中寄生參數(shù)影響加劇，關(guān)斷瞬態(tài)電壓尖峰更為嚴(yán)重。瞬態(tài)電壓的尖峰不僅危及開關(guān)管的安全，也會(huì)降低電力電子變換器的功率密度，加劇電力電子變換器電磁干擾[6-8]。目前現(xiàn)有抑制電壓尖峰方法大多犧牲了開關(guān)速度，從而影響SiC MOSFET開關(guān)損耗及變換器效率等。因此，本文在分析電壓尖峰產(chǎn)生原理基礎(chǔ)上，在注入柵極電流抑制電壓尖峰前提下，提出了一種在柵源極增加有源箝位電路的改進(jìn)驅(qū)動(dòng)方法，改進(jìn)后的驅(qū)動(dòng)電路具有抑制尖峰效果好、開關(guān)損耗較小、控制方法簡單特點(diǎn)。本文首先分析瞬態(tài)電壓尖峰產(chǎn)生原理，其次分析了改進(jìn)驅(qū)動(dòng)電路工作原理，最后在雙脈沖測試平臺驗(yàn)證了該改進(jìn)驅(qū)動(dòng)電路的實(shí)用性。

1 SiC MOSFET瞬態(tài)電壓尖峰產(chǎn)生原理

為了分析SiC MOSFET瞬態(tài)電壓尖峰產(chǎn)生原理，采用如圖1所示測試電路，圖中：Vdc直流母線電壓，R驅(qū)動(dòng)電阻，C支撐電容，L負(fù)載電感，SiC MOSFET及SiC二極管D1，考慮SiC MOSFET關(guān)鍵寄生參數(shù)為：柵極驅(qū)動(dòng)電阻R1，柵極引腳封裝電感Lg，源極引腳封裝電感Ls，漏極引腳封裝電感Ld。為了方便分析，Lg、Ls與Ld分別為SiC MOSFET各引腳封裝電感與相連接引線電感之和。與此同時(shí)，根據(jù)SiC MOSFET關(guān)斷特性，將關(guān)斷過程分為4個(gè)階段[9]，圖2為關(guān)斷過程示意圖。

圖1 測試電路

圖2 SiC MOSFET關(guān)斷過程

SiC MOSFET關(guān)斷過程，[t0，t1]階段，驅(qū)動(dòng)電壓為低電平，輸入電容通過驅(qū)動(dòng)電阻R和源極電感Ls放電，此過程漏極電流id和漏源極電壓Vds基本不變，柵源極電壓Vgs下降。

[t1，t2]階段，漏極電流id與柵源極電壓Vgs基本保持不變，漏源極電壓Vds一直上升至母線電壓Vdc。

[t2，t3]階段，漏極電流id下降，續(xù)流二極管D1開始正向?qū)?，?fù)載電流從SiC MOSFET向續(xù)流二極管轉(zhuǎn)移，柵源極電壓Vgs開始下降至開啟電壓Vth，SiC MOSFET開始關(guān)斷，漏極電流id降為0，在此階段由于電流變化率快，在回路寄生電感Ls與Ld上產(chǎn)生壓降，這部分壓降加在SiC MOSFET漏源極兩端，產(chǎn)生電壓尖峰。基于基爾霍夫電壓定律可知，Vds（t）+（Ls+Ld）did（t）/dt=Vdc＋VD1（t）。忽略二極管正向?qū)妷海贸觯篤ds（t）-Vdc=-（Ls+Ld）did（t）/dt，因此電壓尖峰Vp=-（Ls+Ld）did（t）/dt，其中did（t）/dt可以用式子did（t）/dt≈iggfs/Cgs表示[10]。

[t3，t4]階段，柵源極電壓Vgs降至低電平，SiC MOSFET完全關(guān)斷。

2 改進(jìn)驅(qū)動(dòng)電路工作原理

由分析可知，抑制瞬態(tài)電壓尖峰問題最傳統(tǒng)的抑制方法是增加驅(qū)動(dòng)電阻、增加緩沖電路[11-12]和優(yōu)化器件封裝結(jié)構(gòu)及功率回路寄生參數(shù)[13]。增加驅(qū)動(dòng)電阻，能夠抑制SiC MOSFET尖峰問題，但同時(shí)會(huì)增加開關(guān)過程損耗。增加緩沖電路對關(guān)斷電壓尖峰有好的抑制效果，但由于緩沖電路存在無源器件會(huì)帶來額外損耗。優(yōu)化器件封裝結(jié)構(gòu)成本較高且一般耗時(shí)比較長，PCB布局優(yōu)化則需要考慮大量的因素。另一類主要是采用新型的驅(qū)動(dòng)電路進(jìn)行電壓尖峰抑制，該方法往往成本較高、控制復(fù)雜、實(shí)現(xiàn)難度大[14]。

圖3 改進(jìn)驅(qū)動(dòng)電路原理

綜上所述，為了盡可能不影響SiC MOSFET開關(guān)速度、增大器件開關(guān)損耗。本文基于有源箝位電路與注入柵極電流抑制電壓尖峰[10]方法，提出一種在柵源極通過控制三極管開通與關(guān)斷的輔助之路，注入柵極電流方法對瞬態(tài)電壓進(jìn)行了抑制。

該改進(jìn)的驅(qū)動(dòng)電路工作原理如圖3所示：經(jīng)過第1節(jié)的分析可知，在SiC MOSFET關(guān)斷過程（[t2，t3]階段），可以通過減小ig進(jìn)而改變did（t）/dt來抑制開關(guān)過程電壓的尖峰。因此可將注入柵極電流抑制電壓尖峰與有源箝位電路結(jié)合，在SiC MOSFET器件關(guān)斷電壓尖峰產(chǎn)生的階段對其進(jìn)行抑制。首先有源箝位電路中分壓檢測電路根據(jù)柵源極獲取的電壓信號控制三極管Q1開通與關(guān)斷，Q1開通時(shí)，外接電源對電容充電，三極管Q2開通之前控制時(shí)間由電容充電時(shí)間決定；Q2開通，外接電源對柵極電流進(jìn)行注入，進(jìn)而減小ig，減小did（t）/dt進(jìn)而抑制電壓尖峰。Q1關(guān)斷時(shí)，Q1控制Q2也隨之關(guān)斷。此改進(jìn)驅(qū)動(dòng)方法無需產(chǎn)生單獨(dú)控制脈沖，降低了電路控制復(fù)雜度。

3 實(shí)驗(yàn)分析

為了對抑制瞬態(tài)電壓尖峰的改進(jìn)驅(qū)動(dòng)電路有效性及實(shí)用性進(jìn)行驗(yàn)證，搭建了雙脈沖測試平臺，其電路具體原理如圖1所示，選用科瑞C2M0080120D型號SiC MOSFET和C4D20120型號SiC二極管。測試電路具體參數(shù)為：直流母線電壓Vdc=400V、驅(qū)動(dòng)電阻R=10Ω、負(fù)載電感L=500uH、開關(guān)頻率100kHz。改進(jìn)驅(qū)動(dòng)電路如圖3所示，具體設(shè)計(jì)參為：R2=3kΩ，R3=10kΩ，C=1nF，R4=1Ω，R5=84.5kΩ，Vcc=12V，R6=6.3Ω。

圖4-圖6，分別給出了傳統(tǒng)采用RCD抑制電壓尖峰波形、典型設(shè)計(jì)驅(qū)動(dòng)電路抑制電壓尖峰波形及本文所提出的改進(jìn)驅(qū)動(dòng)電路抑制電壓尖峰波形。從實(shí)驗(yàn)結(jié)果分析可知，本文提出的改進(jìn)驅(qū)動(dòng)電路與傳統(tǒng)及典型的抑制電壓尖峰方法相比，關(guān)斷過程電壓尖峰的抑制效果相當(dāng)。但是采用RCD吸收電路會(huì)使器件開關(guān)過程產(chǎn)生額外損耗，導(dǎo)致關(guān)斷損耗增大。典型驅(qū)動(dòng)電路通過控制MOSFET開通與關(guān)斷的輔助之路完成柵極電流注入進(jìn)而抑制了電壓尖峰，該方法由于采用MOSFET控制元件，需單獨(dú)控制信號。因此基于以上所述，本文通過對驅(qū)動(dòng)電路改進(jìn)，如表1所示，實(shí)現(xiàn)了對電壓尖峰有效抑制，且采用改進(jìn)控制三極管的輔助支路結(jié)構(gòu)相對簡單。

圖4 傳統(tǒng)抑制電壓尖峰方法波形

4 結(jié)束語

本文所提出的改進(jìn)驅(qū)動(dòng)電路設(shè)計(jì)，將有源箝位電路與注入柵極電流抑制電壓尖峰方法進(jìn)行結(jié)合，通過箝位電路中分壓檢測電路檢測柵源極電壓信號控制三極管導(dǎo)通與關(guān)斷，進(jìn)而將電流注入到柵極，在犧牲較少損耗、無需產(chǎn)生單獨(dú)控制信號的情況下，對電壓尖峰進(jìn)行有效抑制，最后，通過實(shí)驗(yàn)驗(yàn)證了該改進(jìn)驅(qū)動(dòng)電路的有效性。

圖5 典型抑制電壓尖峰方法波形

圖6 改進(jìn)驅(qū)動(dòng)電路抑制電壓尖峰方法波形

表1 不同抑制電壓尖峰方法對比