一種應(yīng)用于RFID 感溫芯片的電磁取電電路*

李 嶠，徐 勇，李青龍

（陸軍工程大學(xué)，江蘇 南京 210007）

0 引言

隨著現(xiàn)代通信與計(jì)算機(jī)技術(shù)的快速發(fā)展，射頻識別技術(shù)也開始融入各個(gè)領(lǐng)域。在集成電路方面，隨著集成電路在國內(nèi)的快速發(fā)展，集成電路因其體積小、重量輕、成本低和壽命長等優(yōu)勢，與射頻識別技術(shù)的結(jié)合有著非常廣闊的應(yīng)用前景。無線射頻識別（Radio Frequency Identification，RFID）技術(shù)，是一種自動(dòng)識別技術(shù)，通過無線射頻方式進(jìn)行雙向數(shù)據(jù)通信，天線發(fā)送無線射頻信號，對電子標(biāo)簽或射頻卡進(jìn)行讀寫，從而達(dá)到無接觸識別目標(biāo)和數(shù)據(jù)交換的目的。

RFID 感溫芯片就是應(yīng)用無線射頻識別技術(shù)的集成電路芯片，此芯片無需外部電源供電，從天線接收到的電磁功率信號能夠?yàn)樾酒峁┻M(jìn)行正常工作的所有能量。RFID 感溫芯片內(nèi)部的電源電壓來自感溫芯片中的電磁取電電路，電磁取電電路基于無線射頻識別技術(shù)，接收天線發(fā)射出的射頻信號，從射頻信號中獲取能量轉(zhuǎn)換為整個(gè)標(biāo)簽芯片的電源電壓。因此，電磁取電電路的性能對整個(gè)芯片的性能有著至關(guān)重要的影響。電磁取電電路通常是由整流電路、基準(zhǔn)源電路和低壓差線性穩(wěn)壓器（Low Dropout Regulator，LDO）穩(wěn)壓電路組成。

1 電路設(shè)計(jì)

本文所設(shè)計(jì)的電磁取電電路框架如圖1 所示，整流電路接收由天線發(fā)送的ASK 調(diào)制的射頻信號（RF-Radio Frequency Signal，RFIN），得到一個(gè)有一定波紋系數(shù)的直流電壓，該直流信號經(jīng)過基準(zhǔn)電壓源電路得到一個(gè)參考電壓Vref，最后參考電壓與直流信號送入LDO 穩(wěn)壓電路中生成一個(gè)穩(wěn)定的直流電壓Vout為感溫芯片的其他電路供電。

圖1 電磁取電電路

1.1 整流電路

整流電路主要由兩部分構(gòu)成，首先是由Dickson 電荷泵整流結(jié)構(gòu)組成的倍壓整流部分，其次是由電壓限幅電路組成的保護(hù)電路部分。

倍壓整流部分是由二極管、金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）和電容構(gòu)成的Dickson電荷泵[1]組成。Dickson 電荷泵的結(jié)構(gòu)原理如圖2所示。

圖2 Dickson 電荷泵原理

根據(jù)圖2 可知，電荷泵的第一級由電容C1、C2和二極管D1、D2組成，當(dāng)輸入信號VIN在負(fù)半周期時(shí)D1導(dǎo)通，D2截止，電流經(jīng)過二極管D1對電容C1進(jìn)行充電。因?yàn)槎O管D1的閾值電壓為VTH，因此電容C1的電壓為：

當(dāng)輸入信號VIN在正半周期時(shí)，D2導(dǎo)通，D1截止。此時(shí)，根據(jù)電荷守恒定理，C1上的電壓不會(huì)發(fā)生變化，仍然為VIN-VTH，同時(shí)與輸入電壓的正半周相疊加。因此，A 點(diǎn)的電壓最高可以達(dá)到2VIN-VTH，由基爾霍夫定律可以得知，B 點(diǎn)加上D2上的導(dǎo)通閾值電壓，電容C2，即B 點(diǎn)上的電壓最高可以達(dá)到：

因?yàn)閂C2作為第一級的輸出和第二級的輸入，根據(jù)電荷泵第一級的推導(dǎo)原理可以得出，第二級的輸出為：

根據(jù)數(shù)學(xué)歸納法，可以得出第N級的輸出為：

因?yàn)殡姶湃‰婋娐犯鱾€(gè)子電路使用的均是普通的MOS 管，為了保護(hù)MOS 管不被過高的電壓擊穿，設(shè)計(jì)了一款電壓限幅電路如圖3 所示。

圖3 電壓限幅電路

電壓限幅電路工作原理主要分為兩個(gè)部分。

首先，當(dāng)倍壓整流電路的輸出電壓VIN＜VTHP+2VTHN時(shí)。此時(shí)，限幅電路的輸入電壓即整流電路的輸入電壓VIN小于P1的閾值電壓VTHP和N11、N13的閾值電壓VTHN之和，整流電路的輸出電壓較低，元件沒有被擊穿的危險(xiǎn)，因此電壓限幅電路暫未開啟。

其次，隨著整流電路輸出的電壓VIN逐漸增大，一直增大到VIN＞2VTN+VTP時(shí)，電壓限幅電路的輸入電壓VIN大于P1的閾值電壓VTHP和N11、N13的閾值電壓VTHN之和，因?yàn)镻1、N11、N13導(dǎo)通，所以電路中開始有電流流經(jīng)電阻R1。此時(shí)根據(jù)基爾霍夫定律，VGSP2=VGSP1+VR1，所以當(dāng)VR1增加到VGSP2大于P2的閾值電壓VTHP2時(shí)，此時(shí)N15管導(dǎo)通，泄流保護(hù)。

限幅電路輸入電壓與電流曲線如圖4 所示，當(dāng)限幅電路輸入電壓達(dá)到約2.5 V 時(shí)，電路開始泄流。

圖4 限幅電路輸入電壓與電流曲線

整流電路由五級電荷泵整流結(jié)構(gòu)和限幅電路組成。其仿真結(jié)果圖5 所示，可以看出，射頻信號經(jīng)過整流之后，能夠輸出一個(gè)穩(wěn)定在2.5 V 左右的單向脈動(dòng)性直流電壓，較好地實(shí)現(xiàn)了整流。

圖5 整流電路仿真結(jié)果

1.2 基準(zhǔn)電壓源

帶隙基準(zhǔn)源[2]通常被用來產(chǎn)生參考電壓，帶隙基準(zhǔn)電路通常是為了生成一個(gè)與輸入電源和工藝無關(guān)，且有明確溫度特性的直流電壓。其主要原理是利用正溫度系數(shù)電壓熱電壓VT和三極管發(fā)射結(jié)負(fù)溫度系數(shù)電壓VBE，分別乘以一定的系數(shù)后相加產(chǎn)生一個(gè)零溫度系數(shù)的電壓。

本文采用的亞閾值基準(zhǔn)電壓電路[3]如圖6 所示，是一個(gè)常用的應(yīng)用在低功耗場景中的基準(zhǔn)電壓源的解決方案。工作在亞閾值區(qū)的MOS 管，雖然其柵源電壓VGS小于其閾值電壓VTH，但是此時(shí)MOS 管存在一個(gè)弱反型層，所以仍然有微弱的電流流過MOS 管，而當(dāng)MOS 管處于亞閾值區(qū)時(shí)，漏源電壓為正溫度系數(shù)變量，柵源電壓為負(fù)溫度系數(shù)變量。

圖6 基準(zhǔn)電壓源電路

由圖6 可知：

根據(jù)亞閾值電流的公式及電流鏡的比例可得：

由式（6）可得到VDSN9和VDSN7的結(jié)果：

式中，VT是一個(gè)正溫度系數(shù)的變量，因此VDSN9與VDSN7的和具有正溫度系數(shù)。

對于MOS 管N10：

式中，VT=kT/q，IS為飽和電流，正比于μkTni2，μ為少數(shù)載流子遷移率，ni為硅的本征載流子濃度。

根據(jù)μ與ni溫度的關(guān)系可得到飽和電流IS與溫度的關(guān)系：

b是一個(gè)比例系數(shù)。在VGSN10對T取導(dǎo)數(shù)時(shí)，IN10也是溫度的函數(shù)。假設(shè)IN10不變，VGSN10對T求導(dǎo)可得：

根據(jù)IS與溫度的關(guān)系可得：

因此可得到VGSN10對T求導(dǎo)的結(jié)果：

由結(jié)果可以看出VGSN10是一個(gè)成負(fù)溫度系數(shù)的變量，與自身的大小和溫度有關(guān)。

因此調(diào)節(jié)N6、N7、N8、N9的寬長比得到一個(gè)正溫度系數(shù)，調(diào)節(jié)N10的寬長比得到一個(gè)負(fù)溫度系數(shù)，經(jīng)過計(jì)算，最終得到一個(gè)與溫度和輸入電壓無關(guān)的基準(zhǔn)電壓Vref。帶隙基準(zhǔn)電壓源電路的仿真結(jié)果如圖7 所示。

圖7 基準(zhǔn)電壓源仿真結(jié)果

因?yàn)楸秹赫麟娐返妮斎腚妷簳?huì)在一定范圍內(nèi)波動(dòng)，所以將輸入電壓定義在1.9～3.2 V，溫度變化為-20～80 ℃。由圖7 可以看出該電壓源電路在最低和最高輸入電壓得到的參考電壓Vref結(jié)果差距很小，溫度系數(shù)為0.000 06/℃，在常溫下的輸出結(jié)果為663 mV。

1.3 LDO 穩(wěn)壓電路

LDO 電路[4]一般由基準(zhǔn)電壓源、誤差放大器、功率管和反饋網(wǎng)絡(luò)4 部分組成，如圖8 所示。

本文設(shè)計(jì)的LDO 電路，誤差放大器的性能對輸出穩(wěn)定電壓的精度有很大影響。因此誤差放大器使用了折疊式共源共柵結(jié)構(gòu)，從而減小放大器的輸出電阻，使其極點(diǎn)在內(nèi)部。LDO 的功率管選擇PMOS 管，PMOS 管雖然驅(qū)動(dòng)能力不如NMOS 管，但是PMOS 管壓降更低，從而能夠提高LDO 的工作效率，降低系統(tǒng)功耗。當(dāng)誤差放大器的開環(huán)增益足夠大，處于深度反饋區(qū)，此時(shí)Vref等于Vfb，通過調(diào)整反饋電阻網(wǎng)絡(luò)中串聯(lián)電阻比值，控制最終的輸出電壓Vout。LDO 穩(wěn)壓電路仿真結(jié)果如圖9 所示，輸入的電源電壓由1 V 上升到4 V，當(dāng)電源電壓上升到1.8 V 左右時(shí)，LDO 的輸出電壓開始穩(wěn)定在1.8 V，一直到輸入電壓上升到3.2 V 左右時(shí)，LDO穩(wěn)壓電路始終能將輸入電壓穩(wěn)定在1.8 V，較好地實(shí)現(xiàn)了在整流電路的輸出電壓范圍內(nèi)將電壓穩(wěn)定在1.8 V 的目標(biāo)。

圖8 LDO 穩(wěn)壓電路

圖9 LDO 穩(wěn)壓電路仿真結(jié)果

1.4 系統(tǒng)仿真分析

穩(wěn)壓電路性能參數(shù)[5]的優(yōu)劣很大程度上決定了整體電磁取電電路性能，其中電源抑制比（Power Supply Rejection Ratio，PSRR）對穩(wěn)壓電路的穩(wěn)壓效果有很大影響，其反映了輸出的直流電壓受到整流電路輸入信號的影響。穩(wěn)壓電路輸出的電壓為1.8 V，電源誤差在±5%，即輸出電壓在1.71～1.89 V 之間。同時(shí)，由于整流電路的輸出電壓有波紋，因此需要驗(yàn)證穩(wěn)壓電路的電源抑制比，PSRR 仿真結(jié)果如圖10 所示。

圖10 PSRR 仿真結(jié)果

從圖10 可以看出，電路在低頻時(shí)對電源輸入雜波的抑制能力達(dá)到-47 dB。

為了提高流片成功率，需要對電路進(jìn)行可靠性驗(yàn)證[6]，所以分別從TT、SS、FF 等多個(gè)工藝角對電路進(jìn)行可靠性驗(yàn)證。仿真結(jié)果如圖11 所示。

可以看出，當(dāng)輸入電壓大于1.6 V 時(shí)電路開始穩(wěn)壓，在整流輸入1.6～3.4 V 時(shí)，各個(gè)工藝角都能將電壓穩(wěn)定在（1.8±5%）V 以內(nèi)。

2 版圖設(shè)計(jì)

模擬集成電路版圖設(shè)計(jì)的核心要素是器件的匹配設(shè)計(jì)，在芯片由廠家代工的過程中，由于工藝偏差等原因，芯片測試結(jié)果與仿真結(jié)果有可能會(huì)產(chǎn)生較大的誤差，因此在版圖設(shè)計(jì)中可以通過匹配的方式來減少這些偏差造成的影響，其中，主要是對晶體管和無源器件進(jìn)行匹配設(shè)計(jì)。

圖11 可靠性驗(yàn)證

本文對電流鏡晶體管采用軸對稱匹配，運(yùn)放的差分對晶體管采用中心對稱匹配，穩(wěn)壓電路中的電阻采用共質(zhì)心匹配。選擇一個(gè)電阻作為基本單元，然后通過串聯(lián)或者并聯(lián)的方式得到所需要的阻值，最后的整體版圖如圖12 所示。

圖12 電磁取電電路版圖

3 結(jié)語

本文使用TSMC CMOS 0.18 μm 工藝，較為完整地完成了電磁取電電路的設(shè)計(jì)。采用了五級電荷泵和限幅保護(hù)電路組成的整流電路，能夠給后級電路提供一個(gè)在2.5 V 左右波動(dòng)的電源電壓。另外，在-20～80 ℃的溫度下，完成了輸入電壓1.9～3.4 V 都能輸出663 mV 左右的帶隙基準(zhǔn)電壓源電路設(shè)計(jì)和穩(wěn)定輸出1.8 V電壓的穩(wěn)壓電路設(shè)計(jì)。