全數(shù)字雙混頻鑒相技術(shù)亞穩(wěn)態(tài)抑制方法研究

崔廣利，向渝，華宇

全數(shù)字雙混頻鑒相技術(shù)亞穩(wěn)態(tài)抑制方法研究

崔廣利1,2,3,4，向渝1,2，華宇1,2,3,4

（1. 中國科學(xué)院 國家授時(shí)中心，西安 710600；2. 中國科學(xué)院 精密導(dǎo)航定位與定時(shí)技術(shù)重點(diǎn)實(shí)驗(yàn)室，西安 710600；3. 中國科學(xué)院大學(xué)，北京 100049；4. 中國科學(xué)院大學(xué) 電子電氣與通信工程學(xué)院，北京 101048）

全數(shù)字雙混頻鑒相技術(shù)（DDMTD）是一種高精度的相位檢測(cè)技術(shù)，在White Rabbit中主要負(fù)責(zé)完成兩路同周期信號(hào)的高精度相位差檢測(cè)。在全數(shù)字雙混頻鑒相技術(shù)中，可以根據(jù)實(shí)際功能進(jìn)行功能模塊劃分，信號(hào)采樣放大模塊中通常使用D觸發(fā)器將輸入信號(hào)的周期進(jìn)行采樣放大，但會(huì)存在明顯的亞穩(wěn)態(tài)問題。本文主要通過改進(jìn)DDMTD中信號(hào)采樣放大模塊的設(shè)計(jì)方案來降低亞穩(wěn)態(tài)對(duì)鑒相結(jié)果的影響，減小DDMTD相位差檢測(cè)誤差。實(shí)驗(yàn)采用40MHz信號(hào)進(jìn)行測(cè)試實(shí)驗(yàn)，經(jīng)過原方案與改進(jìn)方案的結(jié)果比對(duì)可以得出改進(jìn)方案對(duì)于信號(hào)邊沿毛刺問題的改善有著明顯效果。

White Rabbit；相位差檢測(cè)；D觸發(fā)器；觸發(fā)器亞穩(wěn)態(tài)

0 引言

相位檢測(cè)技術(shù)在電路設(shè)計(jì)中有著廣泛的需求，對(duì)于不同的應(yīng)用場(chǎng)景存在著不同的具體要求。目前，比較常見的相位檢測(cè)技術(shù)包括：比相法、差拍法、頻差倍增法和雙混頻時(shí)差法[1]。相關(guān)方法根據(jù)實(shí)際的應(yīng)用場(chǎng)景、誤差大小情況、對(duì)于參考頻率源要求等方面都存在一些差異，但是上述方案存在無法集成在全數(shù)字方案中的缺點(diǎn)，無法應(yīng)用于高度集成需求的全數(shù)字方案設(shè)計(jì)。全數(shù)字雙混頻鑒相技術(shù)（digital dual mixer time difference，DDMTD）[2]是一種全數(shù)字方案設(shè)計(jì)的相位檢測(cè)技術(shù)，其在White Rabbit技術(shù)中占據(jù)著重要地位。White Rabbit是一種高精度的時(shí)鐘同步技術(shù)，可以實(shí)現(xiàn)亞納秒級(jí)別的時(shí)間同步，主要綜合了同步以太技術(shù)、精密時(shí)間同步協(xié)議、全數(shù)字雙混頻鑒相技術(shù)。全數(shù)字雙混頻鑒相技術(shù)是決定White Rabbit是否能夠?qū)崿F(xiàn)亞納秒時(shí)鐘同步的關(guān)鍵部分之一[3]，在White Rabbit中發(fā)揮著不可替代的作用。全數(shù)字雙混頻鑒相技術(shù)根據(jù)實(shí)際功能主要分為三大功能模塊：信號(hào)采樣放大模塊、信號(hào)處理模塊、結(jié)果輸出模塊。其中，在信號(hào)采樣放大功能模塊中使用D觸發(fā)器完成信號(hào)采樣放大的功能，然而當(dāng)D觸發(fā)器輸入信號(hào)與時(shí)鐘信號(hào)頻率特別接近的時(shí)候，放大輸出的信號(hào)會(huì)存在明顯的亞穩(wěn)態(tài)問題[4]，影響相位檢測(cè)結(jié)果的精度與準(zhǔn)確度。因此，本文提出了全數(shù)字雙混頻鑒相技術(shù)改進(jìn)方法，試圖解決亞穩(wěn)態(tài)問題，進(jìn)而為實(shí)現(xiàn)White Rabbit的全數(shù)字設(shè)計(jì)的改進(jìn)奠定基礎(chǔ)。

1 全數(shù)字雙混頻鑒相技術(shù)原理

全數(shù)字雙混頻鑒相技術(shù)是基于模擬雙混頻時(shí)差法改進(jìn)而得來的，傳統(tǒng)的模擬方案中通過將高頻信號(hào)降頻，信號(hào)降頻之后會(huì)保證待測(cè)信號(hào)與參考信號(hào)之間的相位差信息不發(fā)生改變，對(duì)降頻之后的參考信號(hào)與待測(cè)信號(hào)進(jìn)行拍頻便可獲得這兩路信號(hào)的相位差測(cè)量值[5]，其基本框圖如圖1所示[6]。

圖1 雙混頻時(shí)差法技術(shù)框圖

圖1中，

經(jīng)過低通濾波器之后可得：

同理，可知：

White Rabbit是一種高精度的時(shí)鐘同步技術(shù)，通過FPGA（field programmable gate array）完整實(shí)現(xiàn)核心功能，具有精度高、集成度高并且成本低的特點(diǎn)[9]。作為關(guān)鍵技術(shù)之一的全數(shù)字雙混頻鑒相技術(shù)需要完整地集成在FPGA中，此時(shí)相位檢測(cè)技術(shù)需要面對(duì)的信號(hào)是數(shù)字信號(hào)，而且要求具有較高的集成度，所以模擬相位差檢測(cè)方案沒有辦法使用，需要將模擬方案改為全數(shù)字方案才可以作為White Rabbit中相位檢測(cè)技術(shù)進(jìn)行使用[10]。全數(shù)字雙混頻鑒相技術(shù)的基本原理和模擬混頻鑒相技術(shù)基本原理是一樣的：在信號(hào)采樣放大模塊中將兩路數(shù)字信號(hào)都按照同樣的倍數(shù)進(jìn)行采樣放大，由于兩個(gè)數(shù)字信號(hào)的相位差也進(jìn)行同比例放大，此時(shí)只需要測(cè)量出放大之后兩個(gè)數(shù)字信號(hào)的相位差，然后同比例縮小，即可求出兩路原始數(shù)字信號(hào)的實(shí)際相位差[11]，其基本的邏輯框圖如圖2所示[9]。

圖2 全數(shù)字雙混頻鑒相技術(shù)基本框圖

在鼓勵(lì)相關(guān)行業(yè)企業(yè)參與社區(qū)教育的同時(shí)，其他社會(huì)機(jī)構(gòu)組織也應(yīng)響應(yīng)號(hào)召自覺參與，充分發(fā)揮機(jī)構(gòu)特征與活動(dòng)的聯(lián)動(dòng)作用，利用政府的優(yōu)惠政策、資金配給、推介平臺(tái)，與社區(qū)教育中心共建一批集教學(xué)、培訓(xùn)、體驗(yàn)為一體的社區(qū)教育示范基地，培育一批貼近實(shí)際、貼近生活、貼近群眾的社區(qū)教育特色品牌，切實(shí)利用社區(qū)教育“全員、全程、全面”特征實(shí)現(xiàn)非物質(zhì)文化遺產(chǎn)的傳承與創(chuàng)新，促進(jìn)區(qū)域文化和社會(huì)經(jīng)濟(jì)的全方位發(fā)展。

2 全數(shù)字雙混頻鑒相技術(shù)誤差分析

全數(shù)字雙混頻鑒相技術(shù)采用全數(shù)字結(jié)構(gòu)，其在相位檢測(cè)的過程中會(huì)存在諸多干擾，使得測(cè)量結(jié)果與實(shí)際值之間存在較大的誤差。對(duì)于全數(shù)字雙混頻鑒相技術(shù)中會(huì)對(duì)測(cè)試結(jié)果產(chǎn)生誤差的部分進(jìn)行了如下分析：

① 信號(hào)采樣放大模塊：該模塊采用D觸發(fā)器作為信號(hào)采樣放大的關(guān)鍵結(jié)構(gòu)，并且兩個(gè)D觸發(fā)器的時(shí)鐘信號(hào)頻率十分接近其輸入信號(hào)頻率，這也就會(huì)導(dǎo)致兩個(gè)D觸發(fā)器的輸出信號(hào)因?yàn)橛|發(fā)器亞穩(wěn)態(tài)問題造成放大之后的信號(hào)邊沿存在很多的毛刺，而對(duì)于該結(jié)構(gòu)中亞穩(wěn)態(tài)問題是導(dǎo)致毛刺過多的主要原因之一[12]。觸發(fā)器亞穩(wěn)態(tài)的出現(xiàn)是一種概率問題，亞穩(wěn)態(tài)窗的寬度隨寬度增大而概率降低。而對(duì)于毛刺輸出的問題，全數(shù)字雙混頻鑒相技術(shù)主要是由觸發(fā)器亞穩(wěn)態(tài)影響而導(dǎo)致，輸出信號(hào)存在較多的毛刺會(huì)影響信號(hào)處理模塊對(duì)于信號(hào)邊沿提取結(jié)果的穩(wěn)定度，影響相位差測(cè)量結(jié)果。為了驗(yàn)證該結(jié)論，針對(duì)信號(hào)采樣放大模塊部分進(jìn)行了實(shí)際的測(cè)試實(shí)驗(yàn)，實(shí)際的輸出信號(hào)情況如圖3所示。

圖3 原始方案輸出信號(hào)

通過實(shí)際測(cè)試可以看出原始方案的信號(hào)采樣放大模塊輸出信號(hào)存在著很明顯的毛刺問題，該問題會(huì)直接影響信號(hào)邊沿的提取結(jié)果，導(dǎo)致最終相位差測(cè)試結(jié)果與實(shí)際結(jié)果之間存在較大偏差。

② 信號(hào)處理模塊：在信號(hào)處理模塊中采用了Bit Value Median（后續(xù)簡稱：BVM）算法來實(shí)現(xiàn)信號(hào)邊沿的確定。BVM算法的實(shí)現(xiàn)原理示意圖[9]如圖4所示：

高電平時(shí)間（ttp）

3 全數(shù)字雙混頻鑒相技術(shù)改進(jìn)設(shè)計(jì)

毛刺產(chǎn)生的最主要原因之一是D觸發(fā)器亞穩(wěn)態(tài)問題。對(duì)于解決觸發(fā)器亞穩(wěn)態(tài)問題，通常采用如下方法：采用亞穩(wěn)態(tài)時(shí)間窗會(huì)比較窄的快速觸發(fā)器；采用同步多級(jí)觸發(fā)器級(jí)聯(lián)方式；采用性能更加優(yōu)秀的觸發(fā)器；降低采樣頻率；時(shí)鐘邊沿變化速度快的輸入時(shí)鐘信號(hào)[4]。但對(duì)于純數(shù)字方案設(shè)計(jì)的全數(shù)字雙混頻鑒相技術(shù)而言，D觸發(fā)器采用的是FPGA的core，而且時(shí)鐘頻率在一些應(yīng)用場(chǎng)景之中是固定的，因此只有采用D觸發(fā)器多級(jí)級(jí)聯(lián)的方式是可行的。

圖5 全數(shù)字雙混頻鑒相技術(shù)改進(jìn)設(shè)計(jì)邏輯框圖

在改進(jìn)之后的方案中，輸入信號(hào)與時(shí)鐘信號(hào)經(jīng)過第一級(jí)的觸發(fā)器之后，由于時(shí)鐘信號(hào)與輸入信號(hào)頻率十分相近，會(huì)導(dǎo)致輸出信號(hào)觸發(fā)器亞穩(wěn)態(tài)問題很明顯，這對(duì)于信號(hào)上升邊沿的確定的準(zhǔn)確性有著嚴(yán)重的影響。經(jīng)過兩級(jí)D觸發(fā)器進(jìn)行緩存，輸出信號(hào)的觸發(fā)器亞穩(wěn)態(tài)問題會(huì)得到改善，便于通過算法對(duì)輸出信號(hào)的上升邊沿進(jìn)行確定，對(duì)于最后相位差檢測(cè)結(jié)果的誤差減小有幫助。

在改進(jìn)設(shè)計(jì)中，針對(duì)信號(hào)采樣放大模塊進(jìn)行了改進(jìn)，在原方案基礎(chǔ)上增加了兩級(jí)D觸發(fā)器。為了驗(yàn)證該設(shè)計(jì)的有效性，針對(duì)該模塊進(jìn)行了實(shí)際的測(cè)試實(shí)驗(yàn)，實(shí)驗(yàn)條件與原方案的實(shí)驗(yàn)條件保持一致，測(cè)試結(jié)果如圖6所示。

圖6 改進(jìn)方案輸出信號(hào)

通過測(cè)試結(jié)果可以看出，信號(hào)放大模塊在增加了兩級(jí)D觸發(fā)器之后，采樣放大信號(hào)的輸出情況明顯得到了改善，改進(jìn)方案輸出信號(hào)毛刺數(shù)量明顯少于原方案輸出信號(hào)毛刺數(shù)量，有利于后續(xù)信號(hào)邊沿提取的穩(wěn)定性。

4 測(cè)試實(shí)驗(yàn)與結(jié)果分析

表1 不同放大倍數(shù)毛刺情況測(cè)試

在該測(cè)試實(shí)驗(yàn)中，使用FPGA內(nèi)部的PLL生成D觸發(fā)器的時(shí)鐘信號(hào)，但是由于平臺(tái)性能限制，在PLL中設(shè)置放大倍數(shù)的時(shí)候存在倍數(shù)無法除盡的情況，導(dǎo)致PLL無法按照設(shè)置倍數(shù)輸出特定頻率的信號(hào)。因此，在本次實(shí)驗(yàn)中僅對(duì)40 MHz信號(hào)進(jìn)行了測(cè)試分析，并未對(duì)White Rabbit中使用的125 MHz信號(hào)進(jìn)行實(shí)際的測(cè)試實(shí)驗(yàn)。

在40 MHz輸入信號(hào)的條件下，進(jìn)行了多次的測(cè)試實(shí)驗(yàn)。通過表1的結(jié)果顯示，在放大倍數(shù)設(shè)置為256時(shí)，采用原方案的單D觸發(fā)器進(jìn)行信號(hào)采樣放大的方案毛刺的寬度可以達(dá)到87 ns，而改進(jìn)方案中，增加了兩級(jí)D觸發(fā)器做緩存的結(jié)構(gòu)，多次的測(cè)量結(jié)果顯示輸出信號(hào)的上升邊沿亞穩(wěn)態(tài)影響明顯減小，亞毛刺的寬度可以減少為53.5ns；在放大倍數(shù)設(shè)置為128時(shí)，采用原方案的單D觸發(fā)器進(jìn)行信號(hào)采樣放大的方案毛刺的寬度可以達(dá)到31 ns，而改進(jìn)方案的輸出結(jié)果為10 ns。通過測(cè)試結(jié)果的比對(duì)，可以得出如下結(jié)論：

① 放大倍數(shù)越大，毛刺出現(xiàn)的概率會(huì)越大，并且毛刺寬度也會(huì)越大；

② 改進(jìn)方案對(duì)于信號(hào)亞穩(wěn)態(tài)狀況的改善是有效的，增加兩級(jí)D觸發(fā)器進(jìn)行緩存的處理方案可以有效地減小毛刺寬度；

由此可見，在全數(shù)字雙混頻鑒相技術(shù)中，采用兩級(jí)D觸發(fā)器緩存的方案可以改善輸出信號(hào)的亞穩(wěn)態(tài)問題。測(cè)試實(shí)驗(yàn)中使用的是40 MHz的時(shí)鐘信號(hào)進(jìn)行的，結(jié)果顯示可以有效地降低亞穩(wěn)態(tài)問題，而對(duì)于White Rabbit使用的125 MHz信號(hào)，該方案也有同樣的效果。對(duì)于全數(shù)字雙混頻鑒相技術(shù)而言，采樣放大模塊輸出信號(hào)的毛刺問題單單采用如上述的改進(jìn)方案并不能夠完全的解決，這就需要信號(hào)處理模塊對(duì)毛刺進(jìn)行處理并進(jìn)行邊沿的提取工作。這里對(duì)毛刺處理目的是減小毛刺寬度，使信號(hào)邊沿在提取的時(shí)候結(jié)果更加的穩(wěn)定，使相位檢測(cè)結(jié)果更加的準(zhǔn)確。

5 結(jié)語

在全數(shù)字雙混頻鑒相技術(shù)中，改進(jìn)方案采用兩級(jí)D觸發(fā)器緩存來抑制觸發(fā)器亞穩(wěn)態(tài)問題，通過實(shí)際的測(cè)試實(shí)驗(yàn)可以得知該方法具有顯著的效果。測(cè)試實(shí)驗(yàn)中使用40 MHz時(shí)鐘信號(hào)頻率，測(cè)試結(jié)果顯示改進(jìn)方案可以明顯減小亞穩(wěn)態(tài)導(dǎo)致的毛刺過寬的問題，有利于信號(hào)處理模塊中邊沿提取結(jié)果的穩(wěn)定性。

[1] 何慧征. 數(shù)字式雙混頻時(shí)差測(cè)量系統(tǒng)的研究設(shè)計(jì)與仿真實(shí)現(xiàn)[D]. 北京: 北京工業(yè)大學(xué), 2014.

[2] MOREIRA P, ALVAREZ P, SERRANO J, et al. Digital dual mixer time difference for Sub-Nanosecond time synchronization in Ethernet[J]. 2010 IEEE International Frequency Control Symposium, Newport Beach: IEEE, 2010: 449-453.

[3] DANILUK G. White Rabbit PTP Core the sub-nanosecond time synchronization over Ethernet[D]. Warsaw: Warsaw University of Technology, 2012: 9-11.

[4] 霍華德 J, 馬丁 G. 高速數(shù)字設(shè)計(jì)[M]. 沈立, 朱來文, 陳宏偉, 等, 譯. 北京: 電子工業(yè)出版社, 2002.

[5] 胡錦倫. 一種雙混頻時(shí)差測(cè)量系統(tǒng)[J]. 計(jì)量學(xué)報(bào), 1982, 3(3): 223-226.

[6] 徐超, 劉軍良, 胡永輝. 雙混頻時(shí)差測(cè)量系統(tǒng)的誤差分析與試驗(yàn)研究[J]. 時(shí)間頻率學(xué)報(bào), 2018, 41(3): 206-213.

[7] 閆菲菲, 馬紅皎, 何在民, 等. 基于FPGA和TDC芯片的高精度時(shí)間間隔計(jì)數(shù)器研制[J]. 時(shí)間頻率學(xué)報(bào), 2019, 42(1): 33-42.

[8] 劉正陽, 劉音華, 李孝輝. 基于FPGA的TDC系統(tǒng)偏差修正方法的研究[J]. 時(shí)間頻率學(xué)報(bào), 2019, 42(2): 142-150.

[9] WLOSTOWSKI T. Precise time and frequency transfer in a White Rabbit network[D]. Poland: Warsaw University of Technology, 2011.

[10] LIPI?SKI M, W?OSTOWSKI T, SERRANO J, et al. White rabbit: a PTP application for robust sub-nanosecond synchronization [C]//2011 IEEE International Symposium on Precision Clock Synchronization for Measurement, Control and Communication, Munich, Germany: IEEE, 2011: 25-30.

[11] 潘維斌. LHAASO實(shí)驗(yàn)高精度時(shí)間測(cè)量系統(tǒng)研究[D]. 北京: 清華大學(xué), 2014.

[12] 汪路元. FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)及其緩解措施[J]. 電子技術(shù)應(yīng)用, 2012, 38(8): 13-15+19.

[13] ANONYMOUS. Altera Corporation; Altera’s embedded systems development Kit accelerates the creation of cyclone III FPGA- based embedded designs[J]. Robotics & Machine Learning, 2009.

Research on meta-stable suppression method of digital dual mixer time difference

CUI Guang-li1,2,3,4, XIANG Yu1,2, HUA Yu1,2,3,4

(1. National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China;2. Key Laboratory of Precise Positioning and Timing Technology, Chinese Academy of Sciences, Xi’an 710600, China;3. University of Chinese Academy of Sciences, Beijing 100049, China;4. School of Electronics and Communication Engineering, University of Chinese Academy of Sciences, Beijing 101048, China)

Digital dual mixer time difference(DDMTD) is a high-precision phase detection technology. In White Rabbit, it is mainly responsible for the high-precision phase difference detection of two same-cycle signals. In the DDMTD, function modules can be divided according to the actual functions. The signal sampling amplifier module usually uses a D flip-flop to sample and amplify the period of the input signal, but there will be obvious metastable problems. This paper mainly improves the design scheme of the signal sampling and amplifying module in DDMTD to reduce the effect of metastable state on the phase discrimination result and reduce the detection error of DDMTD phase difference. Our experiment uses a 40 MHz signal for the test experiment. By comparing the results of the original scheme and the improved scheme, we conclude that the improved scheme has a significant effect on the improvement of the signal edge glitch.

White Rabbit; time difference detect; D flip-flop; trigger metastable

10.13875/j.issn.1674-0637.2021-01-0010-07

崔廣利, 向渝, 華宇. 全數(shù)字雙混頻鑒相技術(shù)亞穩(wěn)態(tài)抑制方法研究[J]. 時(shí)間頻率學(xué)報(bào), 2021, 44(1): 10-16.

2020-05-15；

2020-06-19

中國科學(xué)院國家授時(shí)中心“青年創(chuàng)新人才”資助項(xiàng)目（國授發(fā)字〔2017〕48號(hào)）