Ka波段頻率合成器設(shè)計(jì)

柴 俊，張必龍

(中國船舶重工集團(tuán)公司第七二三研究所，江蘇 揚(yáng)州 225101)

0 引 言

現(xiàn)代電子系統(tǒng)對(duì)射頻信號(hào)提出了高穩(wěn)定、高精確度等性能要求。為了使射頻信號(hào)達(dá)到這些性能，我們必須對(duì)頻率合成技術(shù)進(jìn)行深入的研究。這樣才能研制出高穩(wěn)定、高頻率穩(wěn)定度、高頻譜純度、快速捷變的頻率合成器。同時(shí)由于接收系統(tǒng)要求，對(duì)本振信號(hào)也同樣提出了這些要求。我們?cè)谠O(shè)計(jì)頻率合成器的時(shí)候需要兼顧考慮本振信號(hào)以及激勵(lì)信號(hào)之間的關(guān)系。

由于頻帶寬、波束窄以及多普勒頻移較大等，毫米波信號(hào)受到越來越廣泛的關(guān)注。本文介紹了一種Ka頻段的捷變頻、低雜散、低相噪的頻率合成器的設(shè)計(jì)方案。該合成器采用直接數(shù)字式頻率合成技術(shù)與模擬直接式相結(jié)合的方案，取得了較滿意的效果。

1 頻率合成器的設(shè)計(jì)

某毫米波頻率合成器要求輸出全相參的Ka波段第一本振f1,第二本振f2以及激勵(lì)信號(hào)f3等信號(hào)，且能實(shí)現(xiàn)頻率捷變、低雜散等要求。

1.1 方案選擇

頻率合成技術(shù)主要有以下3種：直接模擬合成式，間接合成式、直接數(shù)字合成式[1]。直接模擬合成技術(shù)的的主要優(yōu)點(diǎn)是頻率切換快、相位噪聲低，但是由于雜散的要求，往往設(shè)備量較大、成本高、體積大以及功耗較大。間接合成技術(shù)具有成本低、切換頻率方便等優(yōu)點(diǎn)，缺點(diǎn)是切換時(shí)間比較長。直接數(shù)字合成技術(shù)的優(yōu)勢(shì)是分辨率高、頻率切換速度快，缺點(diǎn)是輸出頻率低[2]。因此現(xiàn)代頻率合成技術(shù)往往將上述3種合成技術(shù)混合利用，吸取各種合成技術(shù)的優(yōu)點(diǎn)，避開其缺點(diǎn)。結(jié)合以上合成技術(shù)的優(yōu)缺點(diǎn)，本文提出了基于直接數(shù)字合成(DDS)+直接模擬合成(DAS)混合頻率合成的方案。

該方案中射頻電路分為以下3個(gè)部分：基準(zhǔn)源電路、f1產(chǎn)生電路、f3產(chǎn)生電路、激勵(lì)波形產(chǎn)生電路(兼顧頻率合成器的控制)。

基準(zhǔn)源電路：基準(zhǔn)源電路主要是利用高精度、高穩(wěn)定、低相位噪聲的晶體振蕩器作為基準(zhǔn)信號(hào)，通過鎖相或者倍頻的方式產(chǎn)生其他各部分電路所需要的單一頻率信號(hào)，同時(shí)還產(chǎn)生f2信號(hào)，f2信號(hào)輸出2路信號(hào)，一路作為接收機(jī)的第二本振信號(hào)，一路作為f3產(chǎn)生電路中的本振信號(hào)。

f1產(chǎn)生電路：DDS1輸出帶寬為360～600 MHz的低雜散中頻信號(hào)，經(jīng)過第1次混頻，輸出帶寬為1.2 GHz的低雜散射頻信號(hào)，濾波放大后再次上混頻至Ka波段；通過開關(guān)濾波器組進(jìn)行濾波并放大，同時(shí)將帶寬拓展到2 GHz以上，并功分2路，一路信號(hào)作為系統(tǒng)需要的f1，另一路作為f3產(chǎn)生電路的本振信號(hào)。

激勵(lì)波形產(chǎn)生電路：DDS2模塊采用DDS芯片，根據(jù)整機(jī)命令產(chǎn)生各種需要的激勵(lì)波形信號(hào)，其中心頻率與系統(tǒng)所需要的中頻頻率相同。根據(jù)系統(tǒng)需求，輸出波形包括單脈沖信號(hào)、線性調(diào)頻信號(hào)等。

f3產(chǎn)生電路：DDS2輸出的激勵(lì)波形信號(hào)，先和f2信號(hào)混頻，后再與f1混頻，每一級(jí)混頻后都有濾波放大電路，以保證輸出信號(hào)的頻譜純度。

該頻率源的設(shè)計(jì)難度:滿足1 μs以內(nèi)的寬帶捷變頻以及超低雜散之間的協(xié)調(diào)。

1.2 主要技術(shù)分析

1.2.1 低雜散直接數(shù)字合成(DDS)技術(shù)

DDS主要由相位累加器、查表(相位幅度轉(zhuǎn)換)、數(shù)模轉(zhuǎn)換器(DAC)以及低通濾波器組成，在同一個(gè)時(shí)鐘作用下，相位累加器完成相位的疊加，查表完成相位到幅度的轉(zhuǎn)換，DAC完成數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換，低通濾波器完成信號(hào)的提純[3]。如果需要實(shí)現(xiàn)線性調(diào)頻信號(hào)，往往還需要在相位累加器之前增加頻率累加器。需要實(shí)現(xiàn)相位編碼信號(hào)，需要在相位累加器后端增加1個(gè)加法器，使得輸出信號(hào)在規(guī)定的時(shí)間內(nèi)偏移1個(gè)固定的相位。圖1是1個(gè)完整的DDS芯片的主要結(jié)構(gòu)拓?fù)鋱D，可以實(shí)現(xiàn)線性調(diào)頻、相位編碼等多種形式的波形。

圖1 數(shù)字頻率合成器技術(shù)

采用改進(jìn)的數(shù)字技術(shù)后，DDS具有以下特點(diǎn)：

(1) 極高的頻率分辨率；DDS輸出頻率為：

(1)

式中：f0為輸出信號(hào)頻率；Wf為頻率控制字；fclk為輸入時(shí)鐘頻率；N為相位累加器的位數(shù)。

頻率控制字是介于0和(2N-1)之間的整數(shù)。當(dāng)Wf=1時(shí)，輸出頻率就是DDS的最小步進(jìn)。一般情況下，步進(jìn)小于1 Hz，幾乎可以實(shí)現(xiàn)任意步進(jìn)的需求。

(2) 相對(duì)帶寬比較寬，但是實(shí)際頻率較低。根據(jù)奈奎斯特采樣定理的限制，一般情況下DDS輸出頻率范圍為DC～40%×fclk。如果有低雜散的需要，能夠使用的帶寬更低。

(3) 頻率切換快,一般在100 ns左右。

(4) 靈活的調(diào)制性能，只要對(duì)相應(yīng)的控制字進(jìn)行設(shè)置，就可以輸出調(diào)頻或者相位編碼的波形。

這些特點(diǎn)決定了DDS在電子系統(tǒng)頻率合成器中具有特殊的地位。一般情況下往往需要使用2個(gè)DDS，其中一個(gè)作為激勵(lì)波形發(fā)生器，另一個(gè)作為本振頻率細(xì)步進(jìn)產(chǎn)生單元，使得系統(tǒng)在工作時(shí)，可以靈活設(shè)置工作頻率。

由于DDS的數(shù)字結(jié)構(gòu)帶來的信號(hào)帶內(nèi)雜散也制約頻率合成器輸出信號(hào)的雜散性能。其雜散主要來源有：相位截?cái)嗾`差、幅度量化誤差以及數(shù)模轉(zhuǎn)換器轉(zhuǎn)換的非線性誤差。一般來說，DAC轉(zhuǎn)換的非線性引起的雜散與相位截?cái)嗾`差以及幅度量化誤差相比，是最嚴(yán)重的。但是其雜散一般遵循與fCLK/2產(chǎn)生混疊的規(guī)律，而且主要落在0～fCLK/2的奈奎斯特頻帶內(nèi)[4]。因此現(xiàn)在選取DDS輸出頻率范圍時(shí)可以參照混疊的規(guī)律，使得輸出信號(hào)的雜散盡量低，而且需要使用實(shí)物測(cè)試來驗(yàn)證計(jì)算結(jié)果。本文中DDS選取ADI公司的AD9914芯片，該芯片內(nèi)部集成了12 bit DAC,具有自動(dòng)線性和非線性頻率掃描，可以實(shí)現(xiàn)初始相位調(diào)諧。時(shí)鐘頻率高達(dá)3.5 GHz,寬帶無雜散動(dòng)態(tài)范圍達(dá)到-50 dBc等特點(diǎn)。在DDS1中選取輸出頻率范圍是360 MHz～600 MHz，在DDS2中輸出頻率范圍是60 MHz±10 MHz,這2段的近端以及帶內(nèi)雜散可以達(dá)到-76 dBc以下，遠(yuǎn)端的雜散可以通過帶通濾波器濾除。

1.2.2 帶寬拓展

雖然DDS輸出相對(duì)帶寬較寬，但是其絕對(duì)帶寬還是比較窄，需要進(jìn)行帶寬的拓展以實(shí)現(xiàn)寬帶性能指標(biāo)。常用的帶寬拓展方案有2種：

(1) 倍頻拓展方案，如圖2所示。直接對(duì)DDS輸出信號(hào)進(jìn)行倍頻，電路結(jié)構(gòu)雖然簡單，但是由于信號(hào)通過倍頻器后諧波分量較多，能夠?qū)崿F(xiàn)的信號(hào)帶寬也不能很寬。如果需要實(shí)現(xiàn)寬帶信號(hào)，則倍頻后的濾波器實(shí)現(xiàn)較為困難，甚至需要分段濾波，才能保證倍頻后的雜散滿足系統(tǒng)需求。而且會(huì)引起雜散與相位噪聲的惡化，步進(jìn)也會(huì)變寬。

理想倍頻器的相位噪聲的惡化量可表示為20lgN，其中N為倍頻系數(shù)，且雜散惡化程度與此一致。

圖2 倍頻擴(kuò)展方案

圖3 毫米波頻率源設(shè)計(jì)原理圖

L(f)=10lg(Sφ1(f)+Sφ2(f))

(2)

本頻率合成器對(duì)雜散指標(biāo)要求較高，如果采用直接倍頻，會(huì)引起雜散和相位噪聲的惡化，無法達(dá)到指標(biāo)要求。在本方案中，對(duì)于DDS輸出信號(hào)，第1次變頻時(shí)選取5個(gè)本振頻率進(jìn)行混頻，混頻后通過開關(guān)濾波器組實(shí)現(xiàn)第1次頻率拓展，帶寬達(dá)到1.2 GHz。在二次變頻時(shí)，選取2個(gè)本振頻率進(jìn)行混頻，將帶寬擴(kuò)展至2 GHz，同時(shí)信號(hào)上變頻至Ka波段。

1.2.3 捷變頻設(shè)計(jì)

影響頻率合成器頻率變換時(shí)間主要有以下幾個(gè)因素：現(xiàn)場(chǎng)可編程門陣列(FPGA)的解算、DDS信號(hào)的延時(shí)、開關(guān)濾波器組中濾波器的延時(shí)以及開關(guān)切換速度、各本振頻率的切換延時(shí)等。

開關(guān)濾波器組的原理框圖如圖4所示，其延時(shí)的主要原因是開關(guān)的切換速度和濾波器的延時(shí)?，F(xiàn)在微波開關(guān)的延時(shí)，一般在50 ns以內(nèi)，且與DDS延時(shí)是同時(shí)進(jìn)行的，只有信號(hào)通過濾波器延時(shí)會(huì)疊加在總延時(shí)中。本方案設(shè)計(jì)的帶通濾波器延時(shí)都在10 ns以內(nèi)。

圖4 開關(guān)濾波器組原理框圖

為了達(dá)到快速切換的目的，本方案所選取的本振信號(hào)也全部是快速切換的。本振信號(hào)的選取是通過多個(gè)單頻點(diǎn)的鎖相環(huán)加射頻開關(guān)的形式實(shí)現(xiàn)。在頻率合成器加電初始，各鎖相環(huán)全部工作在其需要的頻率上，因此各混頻器的本振頻率切換時(shí)間全部受限于射頻開關(guān)。

綜上，本頻率合成器的頻率切換時(shí)間參照?qǐng)D5進(jìn)行計(jì)算：FPGA的結(jié)算時(shí)間約80 ns，DDS信號(hào)的延時(shí)約130 ns，開關(guān)濾波器組中濾波器延時(shí)小于10 ns，最大延時(shí)可控制在250 ns以內(nèi)。

圖5 頻率切換時(shí)間圖

2 頻率合成器主要指標(biāo)設(shè)計(jì)以及測(cè)試驗(yàn)證

本方案通過2次混頻的方法來擴(kuò)展射頻帶寬，其輸出雜散、鏡像信號(hào)、本振泄露等與輸出頻段存在重疊，嚴(yán)重影響輸出信號(hào)的雜散指標(biāo)，需采用開關(guān)濾波器組對(duì)信號(hào)分段濾波。在設(shè)計(jì)過程當(dāng)中進(jìn)行了大量仿真計(jì)算，由于篇幅關(guān)系，不全部列出。

圖6所示為DDS1輸出信號(hào)經(jīng)過2次上變頻獲得f1輸出的ADS仿真電路模型，第1級(jí)混頻后是1個(gè)開關(guān)濾波器組包含5個(gè)濾波器，第2級(jí)開關(guān)后的開關(guān)濾波器組包含2個(gè)濾波器。

圖6 f1產(chǎn)生電路仿真電路圖

圖7是輸出信號(hào)的頻譜圖。圖8是輸出信號(hào)典型的相位噪聲曲線。從圖7可以看出，濾波器只要濾除本振泄露就可以滿足頻率合成器指標(biāo)要求。圖8的相位噪聲曲線比較理想，在實(shí)際情況中會(huì)有一些干擾和噪聲，但是應(yīng)該在可控范圍內(nèi)。

圖7 輸出信號(hào)頻譜圖

根據(jù)實(shí)施方案進(jìn)行了設(shè)計(jì)，在電路以及結(jié)構(gòu)設(shè)計(jì)中針對(duì)以下幾項(xiàng)必須認(rèn)真考慮，并在實(shí)現(xiàn)過程中加以注意，否則頻率合成器的最終指標(biāo)將難以實(shí)現(xiàn)。

(1) 電磁兼容設(shè)計(jì)是保證頻率合成器指標(biāo)實(shí)現(xiàn)的基本需求。本頻率合成器首先對(duì)輸入的直流電源有較高的要求，直流電壓必須滿足低紋波、低噪聲的要求，在電源輸入端口必需采取良好的去耦濾波措施。在電路中必須將數(shù)字地和模擬地隔開，在遠(yuǎn)端再連接，以免數(shù)字信號(hào)對(duì)射頻信號(hào)產(chǎn)生干擾。在1個(gè)電路板上，射頻信號(hào)不能形成環(huán)路，以免產(chǎn)生自激信號(hào)。

(2) 低相噪設(shè)計(jì)。為了滿足方案要求和低相噪的要求，首先需要選擇穩(wěn)定度比較好的恒溫晶振，合理設(shè)計(jì)相關(guān)鎖相環(huán)電路、混頻電路等，選取附加相位噪聲低的放大器，確保信號(hào)經(jīng)過這些電路后，相位噪聲的惡化量最低。

(3) 信號(hào)通道隔離設(shè)計(jì)。為了確保輸出信號(hào)的雜散以及各路信號(hào)之間不產(chǎn)生互相串?dāng)_，必須在電路設(shè)計(jì)中采取有效的隔離措施，各盒體之間需要保證良好的屏蔽性能。

(4) 低雜散設(shè)計(jì)。為了達(dá)到低雜散要求，除了信道隔離之外，各部件的頻率設(shè)計(jì)也非常關(guān)鍵，尤其是混頻器的本振和射頻信號(hào)的頻率關(guān)系需要一個(gè)合適的混頻比，使得混頻器輸出信號(hào)遠(yuǎn)離干擾頻率，使得混頻器后的濾波器設(shè)計(jì)相對(duì)容易。各部件輸入輸出的功率電平選擇對(duì)信號(hào)雜散影響也較大，需要合適的功率電平，盡量讓信號(hào)信噪比和相位噪聲不惡化。

本頻率合成器的測(cè)試結(jié)果：

(1) 輸出信號(hào)雜散。各路毫米波信號(hào)雜散均優(yōu)于-65 dBc。

(2) 輸出相位噪聲。各路信號(hào)的相位噪聲雜散均優(yōu)于-95 dBc/Hz@1 kHz。

(3) 波形滿足設(shè)計(jì)需求。

(4) 頻率捷變時(shí)間達(dá)到設(shè)計(jì)指標(biāo)。

圖9～11選取了部分典型信號(hào)的頻譜和相位噪聲曲線。圖12是頻率切換時(shí)間曲線。

圖9 雜散實(shí)測(cè)結(jié)果

圖10 相位噪聲實(shí)測(cè)結(jié)果

圖11 激勵(lì)線性調(diào)頻實(shí)測(cè)頻譜

圖12 頻率切換時(shí)間實(shí)測(cè)曲線

3 結(jié)束語

本文提出了一種Ka波段低雜散捷變頻頻率合成器的設(shè)計(jì)方案，該方案通過2次上變頻，將DDS輸出的低雜散中頻信號(hào)上變頻至Ka波段,作為系統(tǒng)接收機(jī)本振信號(hào)，再將激勵(lì)波形信號(hào)通過2次上變頻獲得激勵(lì)信號(hào)。同時(shí)總帶寬擴(kuò)展為2 GHz。在頻率合成器設(shè)計(jì)過程中，使用ADS軟件仿真了整級(jí)射頻鏈路的功率、雜散、相位噪聲情況，對(duì)頻率合成器的設(shè)計(jì)過程中的注意事項(xiàng)進(jìn)行了總結(jié)。實(shí)測(cè)結(jié)果滿足系統(tǒng)的使用要求。

與其他同類捷變頻頻率合成器相比，本文方案在雜散控制方面具有優(yōu)勢(shì)，達(dá)到-65 dBc，帶寬為2 GHz，頻率切換時(shí)間小于200 ns。此類基于DDS+DAS技術(shù)的頻率合成器技術(shù)可以在其他電子設(shè)備中應(yīng)用，既能作為寬帶快速本振應(yīng)用于無線通信系統(tǒng)中，也能方便地實(shí)現(xiàn)各種數(shù)字化的調(diào)制方式，拓展其在雷達(dá)、對(duì)抗、通信等領(lǐng)域的應(yīng)用。