基于CMOS 工藝的高線性寬帶放大器芯片設(shè)計(jì)*

何 寧 李爍星 張 萌何 樂

(1.航天科工通信技術(shù)研究院有限責(zé)任公司，四川 成都 610051；2.東南大學(xué)航天科工通信技術(shù)研究院 量子信息與通信聯(lián)合研究中心，江蘇 南京 211100)

隨著CMOS 亞微米及深亞微米工藝發(fā)展[1]，器件的特征頻率不斷提高，當(dāng)前工藝節(jié)點(diǎn)可達(dá)到100 GHz以上[2]，可實(shí)現(xiàn)RF(Radio Frequency)前端單元器件制備，完成微波射頻前端與后端數(shù)字電路集成，實(shí)現(xiàn)整個(gè)微波收發(fā)芯片單片集成，使硅基微系統(tǒng)成為現(xiàn)實(shí)?；贑MOS 工藝實(shí)現(xiàn)RF 前端電路設(shè)計(jì)與制備為當(dāng)前的研究熱點(diǎn)之一[3]。

當(dāng)前無線通信技術(shù)是向高速化、大帶寬等方向發(fā)展。寬帶放大器為射頻收發(fā)系統(tǒng)第一級(jí)系統(tǒng)，需要有放大信號(hào)，抑制各級(jí)電路噪聲，改善通信系統(tǒng)靈敏度等性能要求，對(duì)整個(gè)接收系統(tǒng)的性能指標(biāo)起著關(guān)鍵作用[4]。本文基于TSMC 0.18 μm RF CMOS 工藝設(shè)計(jì)了一款高寬帶高線性放大器，主要采用三級(jí)級(jí)聯(lián)結(jié)構(gòu)，實(shí)現(xiàn)在500 MHz～2.5 GHz 頻率范圍內(nèi)工作性能良好，可同時(shí)滿足P 波段、L 波段及S 波段綜合射頻(通信、雷達(dá)、電子戰(zhàn))收發(fā)系統(tǒng)中實(shí)現(xiàn)應(yīng)用。

1 基本系統(tǒng)設(shè)計(jì)方案

硅基襯底電子遷移率差，本征跨導(dǎo)較低[5]，為實(shí)現(xiàn)低噪聲、高增益、高帶寬等特性指標(biāo)，本寬帶放大器設(shè)計(jì)采用三級(jí)級(jí)聯(lián)結(jié)構(gòu)。原理框圖如圖1 所示，電路主要由輸入級(jí)、中間級(jí)和輸出級(jí)三個(gè)模塊組成，輸入級(jí)實(shí)現(xiàn)射頻寬帶信號(hào)匹配及低噪聲放大功能，中間級(jí)對(duì)低噪聲信號(hào)進(jìn)行寬帶延展電壓增益，輸出級(jí)對(duì)射頻信號(hào)進(jìn)行輸出匹配及功率驅(qū)動(dòng)。

圖1 放大器芯片原理框圖

多級(jí)級(jí)聯(lián)電路的噪聲系數(shù)(Ftotal)表示如下[6]:

式中，GAi為第i級(jí)放大器的資用功率增益，F(xiàn)i為第i級(jí)的噪聲系數(shù)。公式表明，第一級(jí)噪聲系數(shù)F1在整個(gè)系統(tǒng)噪聲Ftotal中占主導(dǎo)地位，產(chǎn)生噪聲直接影響整個(gè)收發(fā)系統(tǒng)噪聲性能，增益GA1對(duì)后續(xù)電路的噪聲系數(shù)具有抑制功能。因此，輸入級(jí)作為放大器第一級(jí)聯(lián)模塊，除需要實(shí)現(xiàn)寬帶頻率范圍內(nèi)阻抗匹配功能以外，必須要有較低噪聲系數(shù)，一定的功率增益以抑制后續(xù)電路噪聲，但過高增益會(huì)擁塞后級(jí)電路，增加后級(jí)電路的設(shè)計(jì)難度，且過大增益和線性度會(huì)影響整個(gè)系統(tǒng)線性度。因此，輸入級(jí)主要采用寬帶低噪聲放大器設(shè)計(jì)結(jié)構(gòu)。

兼顧寬帶匹配和噪聲性能的輸入級(jí)模塊以及輸出匹配和功率驅(qū)動(dòng)的輸出級(jí)模塊增益不高，因此中間級(jí)模塊要實(shí)現(xiàn)高增益，同時(shí)延展帶寬的功能，主要采用高電壓增益的分布式放大器結(jié)構(gòu)設(shè)計(jì)。因前兩級(jí)具有較高的輸出阻抗，輸出級(jí)要實(shí)現(xiàn)射頻信號(hào)的輸出匹配，同時(shí)要有較高的功率增益，并兼顧線性度和輸出匹配特性，故采用功率放大器設(shè)計(jì)方法以實(shí)現(xiàn)匹配、高功率輸出及高線性度等特性。

2 電路設(shè)計(jì)

2.1 輸入級(jí)放大器電路

低噪聲放大器一般采用共源結(jié)構(gòu)、共柵結(jié)構(gòu)及共源共柵結(jié)構(gòu)三種設(shè)計(jì)方案。共源和共源共柵結(jié)構(gòu)放大器在窄帶內(nèi)能夠提供較高增益并具有較小的噪聲系數(shù)[7]，但具有寄生參數(shù)不確定性，當(dāng)涉及ESD電路及芯片鍵合封裝時(shí)，鍵合線電感值為3 nH，ESD電路二極管寄生電容至少為200 fF[8]，寄生參數(shù)對(duì)輸入阻抗產(chǎn)生很大的影響，匹配時(shí)會(huì)出現(xiàn)較大的頻率偏移從而導(dǎo)致偏差。

本次輸入級(jí)放大器設(shè)計(jì)采用共柵結(jié)構(gòu)，共柵結(jié)構(gòu)輸入端近似實(shí)阻抗，ESD 保護(hù)電路及鍵合線寄生參數(shù)對(duì)輸入阻抗的影響較小，能輕易解決寄生參數(shù)影響，易于實(shí)現(xiàn)寬帶匹配，且輸入端不需要額外的片外匹配元件，可以避免片外元件值偏差引起芯片誤差。共柵結(jié)構(gòu)輸入阻抗公式如下所示[9]:

式中:gm為晶體管跨導(dǎo)；gmb為背柵跨導(dǎo)；ro為輸出電阻；ZD為連接晶體管漏極的等效負(fù)載阻抗。從公式可以看出，通過調(diào)整gm和ZD，可以改變輸入阻抗近似至50 Ω，與天線相匹配，從而滿足輸入端阻抗匹配的要求。但共柵結(jié)構(gòu)的缺點(diǎn)是增益偏低、噪聲偏大，其電壓增益為[9]:

通過式(2)、式(3)可以發(fā)現(xiàn)，若得到較低的輸入匹配阻抗，負(fù)載阻抗ZD要降低，要獲得較高增益，ZD要提高，即ZD不能同時(shí)滿足匹配與增益性能要求。為解決ZD在輸入匹配阻抗和增益間的矛盾，本次設(shè)計(jì)的輸入級(jí)放大器采用兩級(jí)共柵電路級(jí)聯(lián)的結(jié)構(gòu)，具體原理圖如圖2 所示。

圖2 輸入級(jí)寬帶放大器原理圖

其中M1為第一級(jí)電路，M2為第二級(jí)共柵電路，輸入信號(hào)Vin從M1源極饋入，輸出放大信號(hào)從M2漏極輸出。M2漏極端連接大阻值電阻Rd以實(shí)現(xiàn)較高電壓增益要求。M2柵極連接Vdd 恒定值，對(duì)M1與輸出信號(hào)Vout具有隔離作用，從而有效防止輸出端信號(hào)Vout對(duì)輸入端Vin造成干擾，使輸入輸出匹配可以各自相對(duì)獨(dú)立完成，并以此保證輸入級(jí)放大器的反向隔離度要求。

2.2 中間級(jí)分布式寬帶放大器

中間級(jí)放大器在寬帶頻率范圍內(nèi)為級(jí)聯(lián)鏈路提供足夠的電壓增益，為延展帶寬，采用分布式放大設(shè)計(jì)。具體電路結(jié)構(gòu)模型如圖3 所示，電路采用三級(jí)分布式放大，為降低級(jí)間匹配難度，減少電感使用，電路采用具有高輸入阻抗的共源結(jié)構(gòu)，采用電壓傳輸方式，三個(gè)晶體管輸入端分別連接在一條延遲線上，輸出端則連接在另一條延遲線上。

圖3 中間級(jí)分布式寬帶放大器原理

其主要原理是利用晶體管的寄生電容構(gòu)成人工傳輸線，將晶體管寄生電容作為傳輸線特征阻抗的一部分，在很寬頻帶內(nèi)以延遲換取增益[4，7]，理論上其工作頻率只受傳輸線截止頻率的限制，從而實(shí)現(xiàn)增益與延遲的互換而不影響帶寬；但阻抗Z0無法達(dá)到很大的值，因此要獲得很高的增益必須消耗較大的功率[7]。每段傳輸線的延遲為Δt，輸入信號(hào)沿傳輸線傳播，第i個(gè)放大器輸入端的信號(hào)為Vin(tiΔt)。單個(gè)放大器輸出端的等效負(fù)載為Z0/2，故每級(jí)放大器的增益為-gmZ0/2。輸出信號(hào)也沿傳輸線傳播，因此三級(jí)放大器的總輸出電壓為:

以此類推，可以得到N級(jí)放大器總增益為:

2.3 輸出級(jí)功率放大器

滿足全頻帶內(nèi)穩(wěn)定是放大器工作必須滿足的首要條件，如果放大器在某一個(gè)頻率點(diǎn)上產(chǎn)生自激，那將無法正常工作。放大器的穩(wěn)定性可以分為絕對(duì)穩(wěn)定和潛在不穩(wěn)定兩種情況。絕對(duì)穩(wěn)定即對(duì)于任意的無源負(fù)載和信號(hào)源阻抗都能穩(wěn)定地工作，潛在不穩(wěn)定即對(duì)負(fù)載阻抗和信號(hào)源阻抗不能任意選取。大多數(shù)情況下，放大器被要求是絕對(duì)穩(wěn)定的。因工藝、結(jié)構(gòu)、性能的差異性，放大器通常用S參數(shù)來考察射頻絕對(duì)穩(wěn)定性，其絕對(duì)穩(wěn)定條件如下公式所示[7]:

式中:D＝S11S22-S12S21；K稱為穩(wěn)定性判別系數(shù)，K＞1表示穩(wěn)定狀態(tài)。S12表示晶體管內(nèi)部反饋量，為電壓波反向傳輸系數(shù)；S12越大，內(nèi)部反饋越強(qiáng)，反饋達(dá)到一定強(qiáng)度時(shí)，將會(huì)引起放大器穩(wěn)定性變差，甚至產(chǎn)生自激振蕩；S21表示正向傳輸系數(shù)，在同樣反饋系數(shù)S12下，S21越大，反饋功率越強(qiáng)，影響放大器穩(wěn)定性。當(dāng)式(6)中三個(gè)條件同時(shí)成立，才能保證放大器是絕對(duì)穩(wěn)定。否則為潛在不穩(wěn)定狀態(tài)，放大器就有可能發(fā)生自激振蕩。

輸出級(jí)功率放大器電路如圖4 所示，其中Rs為信號(hào)源阻抗，RF及R1為反饋電阻。為獲得較高的射頻端口電壓駐波比，輸出級(jí)電路采用單級(jí)共源結(jié)構(gòu)和電感負(fù)載設(shè)計(jì)，電感負(fù)載具有負(fù)載無壓降且等效的雙電源特性，線性度可大幅度提高。但該結(jié)構(gòu)在高功率輸出時(shí)極易產(chǎn)生自激振蕩，因此在此基礎(chǔ)上，加入電阻RF負(fù)反饋結(jié)構(gòu)，可延展帶寬，進(jìn)一步提高穩(wěn)定度和線性度。該結(jié)構(gòu)組合使用了并聯(lián)和串聯(lián)反饋，又被稱為并聯(lián)串聯(lián)放大器。其輸入阻抗為[8]:

圖4 輸出級(jí)放大器原理圖

式中:A為放大器的電壓增益，若R1遠(yuǎn)遠(yuǎn)大于1/gm1，且RF足夠大，則A＝-RL/R1，其中RL為負(fù)載電阻。將其代入公式，可以得到輸入阻抗Zin與輸出阻抗Zout:

從式(8)中可以看出，如不考慮寄生參數(shù)的影響，Zin和Zout都是與頻率無關(guān)的量，很容易實(shí)現(xiàn)寬帶輸出功率匹配。

通過阻抗遷移掃描的仿真方法，可以在功率輸出最優(yōu)點(diǎn)和附加功率效率(Power Added Efficiency，PAE)最優(yōu)點(diǎn)中，折中得到性能最能滿足系統(tǒng)需求的阻抗設(shè)計(jì)。

2.4 鏈路連接電路

在射頻系統(tǒng)集成中，模塊間鏈路連接十分重要，在較高頻率下，不恰當(dāng)?shù)倪B接會(huì)造成信號(hào)嚴(yán)重反射，導(dǎo)致系統(tǒng)性能下降，尤其在級(jí)聯(lián)電路中，需要充分考慮信號(hào)傳遞方式，如究竟是功率傳輸還是電壓傳輸設(shè)計(jì)等因素。

為降低各級(jí)模塊間信號(hào)反射，可采取多種解決方案，采用源極跟隨器等有源電路，可有效地降低放大器的輸出阻抗，但會(huì)增加系統(tǒng)額外功耗。本次設(shè)計(jì)的級(jí)聯(lián)放大器采用無源器件電路連接，在兩級(jí)間實(shí)現(xiàn)輸入阻抗的共軛匹配，但在無源元件的情況下，高實(shí)部模塊匹配到低實(shí)部模塊不單只使用電容元件，還要使用電感元件，而片上電感的Q值往往很低且面積龐大，對(duì)信號(hào)的無損傳遞和芯片面積的節(jié)約都很不利。因此本設(shè)計(jì)的中間級(jí)分布式寬帶放大器采用具有高輸入阻抗的共源結(jié)構(gòu)，高負(fù)載阻抗的放大器級(jí)間匹配的實(shí)現(xiàn)就相對(duì)較為容易，只要微調(diào)整級(jí)間匹配電容，即可實(shí)現(xiàn)信號(hào)的有效傳輸，級(jí)間匹配電路如圖5 所示。

圖5 放大器級(jí)聯(lián)級(jí)間匹配原理圖

3 電路系統(tǒng)單片集成

本次設(shè)計(jì)的高線性寬帶放大器芯片采用單片集成TSMC 0.18 μm RF CMOS 工藝設(shè)計(jì)流片，各級(jí)聯(lián)模塊及走線集成在同一硅襯底上，而硅單晶是半絕緣的襯底材料，襯底耦合較為嚴(yán)重，模塊之間的隔離度性能會(huì)直接影響系統(tǒng)的功能，如何盡可能地減小各個(gè)模塊之間的相互耦合、干擾以提高系統(tǒng)整體性能是一個(gè)重要考慮因素。

本次設(shè)計(jì)的級(jí)聯(lián)放大器系統(tǒng)中，輸入級(jí)交流信號(hào)最弱，最容易受噪聲的影響，該模塊采用N+和P+雙保護(hù)環(huán)包圍，其相當(dāng)于一堵屏蔽的墻，將核心電路保護(hù)在墻內(nèi)，避免外部信號(hào)對(duì)保護(hù)墻內(nèi)電路的干擾。輸出級(jí)模塊信號(hào)較強(qiáng)，對(duì)其他電路的影響較大，工藝采用深N 阱(Deep N Well，DNW)隔離，其剖面圖如圖6 所示，相當(dāng)于在襯底上制作了一個(gè)碗狀的保護(hù)空間，將電路嵌在該空間內(nèi)，可以有效阻止保護(hù)空間內(nèi)的電路信號(hào)泄漏。級(jí)間傳輸信號(hào)采用管道包圍屏蔽的方法，為減小信號(hào)從過孔之間的縫隙泄漏，每層的過孔均錯(cuò)位放置。

圖6 深N 阱DNW 剖面圖

本設(shè)計(jì)的寬帶放大器芯片顯微圖如圖7 所示，芯片面積約0.7 mm×1.2 mm，芯片左、右側(cè)分別為ground-signal-ground(GSG)焊盤，作為射頻輸入輸出信號(hào)端口，上下端分別為Vdd，Gnd 直流焊盤。

圖7 寬帶放大器芯片顯微照片

4 測(cè)試結(jié)果分析

放大器工作測(cè)試電源電壓為3.3 V，電流為50 mA。芯片的S參數(shù)測(cè)試結(jié)果如圖8 所示，芯片的測(cè)試輸入頻率從500 MHz 到3 GHz 范圍內(nèi)，寬帶匹配S11小于-10 dB，具有較低的駐波。增益S21從500 MHz 到2.5 GHz 范圍內(nèi)大于16 dB，3 dB 帶寬大于1.5 GHz，相對(duì)帶寬達(dá)到100%，芯片的反向隔離度S12在500 MHz 到3 GHz 范圍內(nèi)小于-40 dB，反向隔離度性能良好。由于兼顧功率輸出能力，S22滿足在500 MHz～3 GHz 范圍內(nèi)小于-7 dB，噪聲系數(shù)NF在全工作范圍內(nèi)小于5 dB，OP1dB大于9 dBm，飽和輸出功率大于15 dBm。從測(cè)試結(jié)果來看，本文設(shè)計(jì)的寬帶放大器具有寬的工作帶寬1.5 GHz，較好的線性度，并兼顧了噪聲性能。測(cè)試結(jié)果匯總?cè)绫?所示。

表1 寬帶放大器芯片測(cè)試結(jié)果

圖8 寬帶放大器芯片S 參數(shù)測(cè)試結(jié)果

綜合評(píng)價(jià)器件性能需要多項(xiàng)性能參數(shù)，而品質(zhì)因子優(yōu)值FOM(Figure of merit)函數(shù)覆蓋多項(xiàng)參數(shù)，使用單一數(shù)值表示，可對(duì)放大器電路進(jìn)行整體性能評(píng)價(jià)。為了兼顧放大器增益、工作帶寬、線性度、功耗以及噪聲等性能參數(shù)評(píng)價(jià)，參考相關(guān)文獻(xiàn)[11，14]，定義FOM 函數(shù)如下:

為防止負(fù)值出現(xiàn)，線性度采用OIP3衡量，OIP3可依據(jù)IIP3與增益進(jìn)行計(jì)算，而現(xiàn)實(shí)中IIP3測(cè)試具有一定難度，可依據(jù)IIP3與增益1 dB 壓縮點(diǎn)之間約9.6 dB 相關(guān)性進(jìn)行計(jì)算[7]，具體公式如(10)所示:

經(jīng)計(jì)算本次設(shè)計(jì)的寬帶放大器芯片F(xiàn)OM 值為89，具有較好的綜合性能。

5 結(jié)論

本文對(duì)寬帶放大器芯片設(shè)計(jì)進(jìn)行了詳細(xì)分析，對(duì)各級(jí)低噪聲放大器、分布式放大器、功率放大器以及級(jí)間匹配電路設(shè)計(jì)理念進(jìn)行了討論，最終完成系統(tǒng)芯片的設(shè)計(jì)與工藝流片，芯片的測(cè)試結(jié)果驗(yàn)證了理論分析的正確性。

芯片測(cè)試結(jié)果顯示，本次設(shè)計(jì)的寬帶放大器芯片同時(shí)滿足P 波段、L 波段及S 波段等多頻段要求，相對(duì)帶寬達(dá)到100%，具有較高增益，較好的線性度好、飽和輸出功率大，良好的匹配特性以及較低的噪聲系數(shù)。在CMOS 工藝下實(shí)現(xiàn)的指標(biāo)已接近Ⅲ-Ⅴ族化合物半導(dǎo)體工藝芯片水準(zhǔn)[10]。表2 為近年來相關(guān)放大器芯片數(shù)據(jù)成果對(duì)比，表中數(shù)據(jù)表明本文設(shè)計(jì)的芯片整體性能處于較高水平，具有較高的成本優(yōu)勢(shì)及實(shí)用價(jià)值。

表2 CMOS 寬帶放大器芯片研究數(shù)據(jù)對(duì)比