基于邏輯器件響應特性的自治布爾網(wǎng)絡調控*

劉海芳 張建國 龔利爽 王云才

1) (太原理工大學, 新型傳感器與智能控制教育部重點實驗室, 太原 030024)

2) (太原理工大學物理與光電工程學院, 太原 030024)

3) (廣東省信息光子技術重點實驗室, 廣州 510006)

4) (廣東工業(yè)大學信息工程學院, 廣州 510006)

自治布爾網(wǎng)絡已成功應用于隨機數(shù)產生、基因調控、儲備池計算等領域.為了在應用中合理選擇器件使輸出更好地滿足各應用的需求, 本文研究了自治布爾網(wǎng)絡中的邏輯器件響應特性變化時, 自治布爾網(wǎng)絡輸出狀態(tài)隨之變化的規(guī)律, 結果顯示邏輯器件響應特性變化可以調控自治布爾網(wǎng)絡輸出在周期和混沌之間轉變,且能改變自治布爾網(wǎng)絡輸出序列的復雜程度.進一步觀察了邏輯器件響應特性和鏈路延時二維參數(shù)空間中輸出序列復雜程度的分布, 結果顯示快的邏輯門響應特性可以增強高復雜序列在鏈路延時參數(shù)空間的分布范圍.同時研究了自治布爾網(wǎng)絡中任意邏輯器件的響應特性單獨變化對網(wǎng)絡輸出狀態(tài)的影響, 結果顯示不同節(jié)點的器件響應特性對序列復雜程度的調控能力有差異.研究表明, 邏輯器件響應特性可以調控網(wǎng)絡輸出序列復雜程度, 快的響應特性有利于高復雜混沌的穩(wěn)定產生.

1 引 言

布爾網(wǎng)絡是由二元態(tài)變量通過定向連接相互作用的系統(tǒng), 其網(wǎng)絡結構簡單, 非常容易構造大型網(wǎng)絡, 有利于模擬具有閾值行為和多反饋行為的復雜系統(tǒng)[1?4].布爾網(wǎng)絡模型已成功應用于生命科學[2,5?7]、氣候研究[3,8?9]、地震研究和預測[3]等眾多領域.

經(jīng)典的布爾網(wǎng)絡各節(jié)點的更新機制是確定的,通常由一個外部時鐘控制網(wǎng)絡中各個節(jié)點同時更新狀態(tài), 這種更新機制為同步更新, 或者由一個選擇設備指定各節(jié)點的更新順序, 使各節(jié)點按照一定的更新順序更新狀態(tài), 這種更新機制為異步更新.在這種確定性的更新機制的布爾網(wǎng)絡中, 網(wǎng)絡狀態(tài)是離散的有限的.自治布爾網(wǎng)絡是沒有設備控制各節(jié)點的更新時間和更新順序, 各節(jié)點的更新由節(jié)點本身的特性所定, 與確定的更新機制中網(wǎng)絡的節(jié)點在指定的時間點發(fā)生突變不同, 自治更新的網(wǎng)絡中節(jié)點的狀態(tài)是連續(xù)變化的, 網(wǎng)絡輸出更加復雜.2009 年,Zhang 等[10]在實驗室實現(xiàn)了硬件系統(tǒng)自治布爾網(wǎng)絡, 并在實驗中觀察到改變電壓可以改變網(wǎng)絡輸出狀態(tài)為有序狀態(tài)和混沌狀態(tài), 其混沌帶寬可達吉赫(GHz)(—10 dB), 與現(xiàn)有電學混沌相比具有較大優(yōu)勢, 并推測其原因為邏輯器件的供電電壓不同時使得器件引起的各種特征時間發(fā)生變化引起的, 如傳輸延時和器件上升沿下降沿時間.該自治布爾網(wǎng)絡硬件系統(tǒng)是僅由邏輯器件經(jīng)導線相互連接構成的數(shù)字電路, 具有電路結構簡單、功耗低、易于集成的優(yōu)點.自治布爾網(wǎng)絡硬件系統(tǒng)的實現(xiàn)為在實驗室進行多種基于自治布爾模型的系統(tǒng)模擬實驗提供了非常有利的條件.目前, 自治布爾網(wǎng)絡硬件系統(tǒng)提出以來已在隨機數(shù)產生[11?15]、儲備池計算[16?17]、基因調控[18?19]、不可克隆函數(shù)[20]等許多領域獲得了成功應用.

自治布爾網(wǎng)絡的輸出可以在周期和混沌之間轉換, 目前, 已有研究學者對自治布爾網(wǎng)絡輸出不同狀態(tài)的影響因素進行了分析研究.2010 年Caval?cante 等[21]分析了簡單自治布爾網(wǎng)絡中輸出為混沌的原因, 研究表明網(wǎng)絡節(jié)點間鏈路延時的不一致性、器件的濾波效應和延時對輸入和歷史狀態(tài)的依賴性均對網(wǎng)絡輸出混沌狀態(tài)有影響.2014 年Rosin等[22]通過實驗和仿真研究了節(jié)點間鏈路延時參數(shù)對耦合自治布爾網(wǎng)絡同步的影響, 研究表明在單向耦合網(wǎng)絡和雙向耦合網(wǎng)絡中該延時參數(shù)均可以調節(jié)耦合強度從而改變網(wǎng)絡輸出及其同步效果.2014 年Rosin 等[23]進一步研究了超過100 個節(jié)點的大網(wǎng)絡中, 不同節(jié)點間由隨機初始狀態(tài)到達同步狀態(tài)之前的暫態(tài)傳輸過程存在非常復雜的動態(tài)行為, 該暫態(tài)傳輸?shù)钠骄鶗r間隨著網(wǎng)絡節(jié)點數(shù)量增長呈指數(shù)增長.2016 年D'Huys 等[24]研究了自治布爾網(wǎng)絡的鏈路延時對網(wǎng)絡的影響, 表明鏈路延時越大網(wǎng)絡輸出到達穩(wěn)態(tài)之前的暫態(tài)傳輸狀態(tài)時間越長.2019 年Gong 等[25]分析了電路中噪聲對自治布爾網(wǎng)絡輸出的影響, 證明噪聲使網(wǎng)絡輸出狀態(tài)不可預測.綜上所述, 目前的研究多基于對具有穩(wěn)定狀態(tài)的自治布爾網(wǎng)絡, 研究節(jié)點數(shù)量、鏈路延時對網(wǎng)絡到達穩(wěn)態(tài)之前的瞬態(tài)傳輸?shù)臅r序的影響.對于可以產生混沌的自治布爾網(wǎng)絡只是初步探索了產生混沌的影響因素, 并沒有詳細研究各因素變化對網(wǎng)絡輸出的影響.

本文研究了自治布爾網(wǎng)絡中器件響應特性的變化對網(wǎng)絡輸出的影響, 邏輯器件是構成自治布爾網(wǎng)絡的核心器件, 實際中有多種類型的邏輯器件,其響應特性各不相同, 本文的研究對自治布爾網(wǎng)絡在不同應用領域中器件的選擇具有重要意義.首先通過單變量布爾模型分析數(shù)學模型中參數(shù)對器件響應特性的表征性能.然后以小型自治布爾網(wǎng)絡為研究對象, 仿真研究器件響應特性變化對自治布爾網(wǎng)絡輸出狀態(tài)的調控效果, 觀察了器件響應特性和鏈路延時時間二維參數(shù)空間上自治布爾網(wǎng)絡輸出狀態(tài)的分布情況, 分析了兩個參數(shù)之間的相互影響.進一步觀察和分析了變量間器件響應特性的不一致性對自治布爾網(wǎng)絡輸出狀態(tài)的影響.

2 數(shù)學模型

2.1 單節(jié)點異或非邏輯門模型

圖1 為異或非邏輯門示意圖, u1, u2為輸入信號, yout為輸出信號.實際邏輯器件中, 異或非邏輯門無法對輸入信號做瞬時響應, 當輸入信號u1, u2維持時間較短時, 異或非邏輯門將不能完全響應,yout不能產生對應的輸出波形, 本文稱這一特性為邏輯器件響應特性, 在本文的研究中, 對任一給定的信號維持時間為?tu的輸入信號, 輸出信號脈沖幅值和脈沖寬度的不同表征了器件響應特性的不同, 輸出信號幅值越大、脈沖寬度越寬表明器件響應越快, 能響應更窄的輸入信號.

圖1 異或非邏輯門示意圖Fig.1.The schematic illustration of the XNOR logic gate.

圖1 中異或非邏輯門的數(shù)學模型如(1)式—(3)式所示, 式中微分項dx/dt 能夠模擬器件響應過程, 由于微分項的存在, 使輸出不可能發(fā)生突變,能夠模擬實際器件中器件不能對輸入信號做瞬時響應的特性.因此微分項是模擬器件響應特性的核心, τlp為器件響應特性參數(shù), 改變τlp可以改變模型中微分過程的時間長短, 從而調節(jié)邏輯器件響應特性.u1(t), u2(t)為輸入信號, yout(t)為輸出信號,“⊙”表示異或非運算, U1(t), U2(t)為量化的輸入信號, Yout(t)為量化的輸出信號, uth= yth= 0.5 V為閾值電壓, τlp為一階微分項的常系數(shù), 改變τlp可以調節(jié)異或非邏輯門的響應特性.

圖2 所示為異或非門對不同輸入的輸出響應圖, 該實驗中τlp= 0.125 ns, u2保持低電平0 V,u1初始為高電平1 V 然后轉變?yōu)榈碗娖? V 保持一段時間后轉變?yōu)楦唠娖? 閾值電壓為0.5 V, 大于閾值電壓為高電平否則為低電平, 圖2(a)中tpd為器件輸入輸出延時, 可以看出當輸入信號維持時間小于tpd時, 輸出信號來不及穿越閾值輸出正確的響應電平(本實驗中為高電平), 反之當輸入信號維持時間大于tpd時, 邏輯門將收到響應.圖2(a)—(c)中u1低電平保持時間分別為1.5, 0.2 ns, 0.1 ns,異或非邏輯門對低電平的響應輸出yout應為高電平, 對比圖2(a), (b), (c)可以看出, 圖2(a)中低電平保持的時間足夠長, yout能夠完全響應輸出為完整的高電平; 圖2(b)中低電平保持的時間減短, 器件不能完全響應yout高電平幅值較低時間較短;圖2(c)中低電平保持的時間過短, 器件不能響應yout幅值低于閾值0.5 V 不能產生正確的響應, 此時由于輸入脈沖太窄, 器件響應特性慢, 不能響應如此快的脈沖, 產生了短脈沖抑制效應.

(1)式—(3)式中τlp是器件輸入輸出延時tpd的常數(shù)倍, τlp= tpd/ln(2), tpd表示器件從接收到輸入信號的變化開始響應到穿越閾值電壓的時間[26].實際器件中tpd受制造工藝、環(huán)境溫度、工作電壓的影響, 不同器件之間差異較大, 相同器件之間也不能完全相同.如圖3 所示, 圖3(a)為輸入信號,u2(t)為恒定低電平0 V, u1(t)初始為高電平1 V,在0.50—0.75 ns 處有一脈沖寬度?tu= 0.25 ns 的低電平脈沖, yout(t)初始為低電平, 根據(jù)邏輯運算,當u2(t)低電平脈沖出現(xiàn)時yout(t)應響應為高電平脈沖, 圖3(b)中紅色曲線為器件輸出信號yout(t),曲線峰值為輸出脈沖幅值ymax, 藍色曲線為輸出信號yout(t)經(jīng)過(2)式量化后的信號Yout(t), 如圖所示, 藍色曲線為矩形脈沖, 其脈沖寬度即為輸出信號脈沖寬度?tY.對比圖中不同τlp取值的輸出信號可以看出, 隨著τlp增大, yout(t)的幅值ymax減小,脈沖寬度?tY減小, 表明τlp增大器件響應速度變慢, 對于相同的輸入信號, 其輸出幅值減小脈沖寬度變窄, τlp為0.4 ns 時脈沖寬度減小為0 ns.此時器件響應速度太慢, 不能響應維持時間為0.25 ns的輸入信號.

圖2 異或非邏輯門輸入輸出響應波形圖 (a) 完全響應波形圖; (b) 不完全響應波形圖; (c) 非正確響應波形圖Fig.2.I/O response waveform of XNOR logic gate: (a) Full response waveform; (b) incomplete response waveform; (c) incorrect re?sponse waveform.

圖3 異或非邏輯門輸入相同, τlp = 0.03, 0.15, 0.28, 0.40 時輸出波形 (a)輸入波形; (b)輸出波形Fig.3.Output waveforms of XNOR logic gate for τlp = 0.03, 0.15, 0.28, 0.40 when inputs are the same: (a) Input waveform; (b) out?put waveform.

圖4 異或非邏輯門輸出脈沖幅值和寬度隨τlp 變化曲線 (a) 輸入波形圖; (b) 輸出脈沖幅值ymax 隨τlp 變化曲線; (c) 輸出脈沖寬度?tY 隨τlp 變化曲線Fig.4.Output pulse amplitude and width as a function of τlp : (a) Input waveform; (b) output pulse amplitude as a function of τlp;(c) output pulse width as a function of τlp.

為了更詳細直觀地觀察輸出波形隨器件響應特性的變化規(guī)律, 選取5 個輸入信號, 如圖4(a)所示, u2完全相同均為低電平0 V, u1,j表示u1的j種不同波形, 其低電平0 V 保持時間分別為0.1, 0.2,0.3, 0.4, 0.5 ns.觀察τlp從0.01 ns 增大至5.00 ns時輸出脈沖的幅值ymax和寬度?tY的變化, τlp調節(jié)步進為0.05 ns.如圖4(b)所示為ymax隨τlp的變化曲線, 曲線有明顯凹點, 凹點之前ymax隨著τlp的變大迅速減小, 且減小的速度越來越快, 凹點之后減小的速度降低曲線趨于平緩.圖4(c)為?tY隨著τlp的變化曲線, 可以看出, 對于同一個輸入信號隨著參數(shù)τlp的增大響應脈沖寬度?tY逐漸減小,最終降為0 ns, 表明此時邏輯器件不能輸出正確的響應(此例中為高電平).仿真結果表明模型參數(shù)τlp能夠對邏輯器件的響應特性進行連續(xù)調節(jié), 因此本文中將參數(shù)τlp稱為器件響應特性參數(shù), 下文中通過調節(jié)τlp研究邏輯器件響應特性對自治布爾網(wǎng)絡輸出的影響.

2.2 自治布爾網(wǎng)絡模型

選取文獻[10]中提出的三節(jié)點小型自治布爾網(wǎng)絡作為研究對象, 如圖5 所示.節(jié)點2 為異或非邏輯門, 節(jié)點1, 3 為異或邏輯門, 連接線箭頭方向為信號傳輸方向, τij表示節(jié)點j 到i 的鏈路延時.

圖5 自治布爾網(wǎng)絡示意圖Fig.5.Schematic illustration of autonomous Boolean net?work.

自治布爾網(wǎng)絡的數(shù)學模型如 (4) 式和(5) 式所示, 對比模型(1) 式和(2)式可見, 三節(jié)點模型為3 個模型(1)式中單節(jié)點模型相互連接, 網(wǎng)絡中節(jié)點1, 2, 3 的器件模型中仍然用微分項dx1/dt,dx2/dt, dx3/dt 模擬器件響應輸入信號的時間過程,模型(1) 式和(2)式不同的地方是模型(2)式中各器件的輸入信號來自其他器件或者件自身的輸出信號, 而模型(1)式中輸入信號為外部指定的.因此多節(jié)點模型中微分項系數(shù)τlp,i能夠調節(jié)器件響應特性, τlp,i減小器件響應速度更快, 使器件能夠響應維持時間更短的輸入信號.(4)式中“ ⊕ ”表示節(jié)點1, 3 的邏輯器件執(zhí)行異或運算, “⊙”表示節(jié)點2 的邏輯器件執(zhí)行異或非運算, τlp,1, τlp,2, τlp,3分別為圖2 中節(jié)點1, 2, 3 的器件響應特性參數(shù),x1(t), x2(t), x3(t)分別為圖2 中節(jié)點1, 2, 3 的輸出信號, 邏輯器件自身會對輸入信號進行高低電平的判斷, 根據(jù)判斷結果為高(1)或者低(0)做出響應,因此用(5)式對x1(t), x2(t), x3(t)量化后的X1(t),X2(t), X3(t)表示節(jié)點1, 2, 3 的輸入信號, xth= 0.5 V為閾值電壓, Xi(t)為xi(t)經(jīng)過量化的值, τij為表示節(jié)點j 到節(jié)點i 的鏈路延時, 如圖2 所示節(jié)點之間連接線的箭頭方向為信號傳輸方向.

3 實驗結果與分析

本文以節(jié)點1 的輸出作為自治布爾網(wǎng)絡的輸出, 圖6 所示為器件響應特性參數(shù)τlp變化下的分岔圖.在實驗中各鏈路延時取值為τ12= 0.20 ns,τ13= 0.07 ns, τ31= 0.19 ns, τ21= 2.02 ns, τ22=0.97 ns, τ33= 0.21 ns, τlp變化范圍為0.01 ns 至3.00 ns, 調節(jié)步進為0.001 ns, 縱坐標?tLDP為輸出時序的相鄰兩個上升沿之間的時間距離, 圖6 中可以看出, 隨著參數(shù)τlp(τlp= τlp,1= τlp,2= τlp,3)的減小, ?tLDP序列由周期進入混沌, 隨著參數(shù)τlp繼續(xù)減小, 混沌周期窗口交替出現(xiàn), 在τlp越小的區(qū)域周期窗口出現(xiàn)頻率越小.

圖7 為τlp= 0.630 ns, 0.305 ns 和0.050 ns 時網(wǎng)絡輸出時序、頻譜、?tLDP序列相圖.圖7(a1),(b1)和(c1)表明 τlp= 0.63 ns 時的輸出為周期時序, 對應的頻譜中有尖峰, 此時?tLDP序列相圖可以看出, 存在兩個相近的?tLDP, 分別為0.89 和0.92 ns, 表明一個周期內有2 次上升沿和下降沿;圖7(a2), (b2), (c2)表明τlp= 0.305 ns 時輸出時序比圖7(a1)復雜程度更高, 但仍有周期; 圖7(a3),(b3), (c3)表明τlp= 0.05 ns 時輸出為頻譜平坦的混沌.

圖6 自治布爾網(wǎng)絡分岔圖Fig.6.Bifurcation diagram of the autonomous Boolean net?work.

圖7 自治布爾網(wǎng)絡在τlp = 0.630, 0.305, 0.050 ns 的模擬結果 (a1)?(a3) 時序; (b1)?(b3) 頻譜; (c1)?(c3) ?tLDP 序列相圖Fig.7.Simulation results of the autonomous Boolean network for τlp = 0.630, 0.305, 0.050 ns: (a1)?(a3) Time?evolution; (b1)?(b3) power spectra; (c1)?(c3) phase diagrams of ?tLDP series.

節(jié)點之間的鏈路延時τij是自治布爾網(wǎng)絡的另一個重要參數(shù), 不失一般性地, 假設τij和τlp兩個參數(shù)在調節(jié)過程中會相互影響, 為了研究響應特性參數(shù)τlp,i和鏈路延時參數(shù)τij之間的相互作用, 本文對自治布爾網(wǎng)絡輸出的復雜程度在參數(shù)τlp,i和τij二維空間上的分布情況進行了研究.排序熵是常用的混沌表征方法, 可以衡量序列的復雜程度,具有計算簡單快速的優(yōu)點[27,28].固本文中應用排序熵H 表征輸出序列的復雜程度, 排序熵計算如下:

式中, d 為嵌入維數(shù), τe為延遲時間, 本文中分別設為5 和1, n 為序列x (t)長度, X (t)為x (t)的重構序列, 其中 t ≤n ?(d ?1)×τe, 序列長度n 需要滿足n ? d !的條件.任意時刻的X(t)為一個d 維向量, 若有 X [t+(d ?i)×τe]=X[t+(d ?j)×τe] , 且i ＜ j則稱 X [t+(d ?i)×τe]≤X[t+(d ?j)×τe] , 向量中所有值按大小順序不同共有d ！種排列方式.Ce表示不同的排列方式, e = {1, 2, ···, d !}, (6) 式為排列方式Ce的概率分布, 當任意時刻的d 維向量X (t)的 排 列 方 式 為Ce時f (X(t)) = 1, 否 則f (X(t)) = 0, PCe為X(t)排列方式為Ce的概率.由 (7)式和 (8)式計算可得, 排序熵H 范圍為[0, 1],當X(t)為任意排列方式, Ce的概率均相同, 為1/d ！, 排序熵H 最大為1, 此時d ！排列方式在序列中是等概率出現(xiàn)的, 序列分布隨機性好, 排序熵值越高表明序列復雜程度越高.

圖8 排序熵值在二維參數(shù)空間τlp 和τij 上的分布圖 (a) τij = τ12; (b) τij = τ13; (c) τij = τ22; (d) τij = τ21; (e) τij = τ31; (f) τij = τ33Fig.8.Two dimensional maps of H in the parameter space of τlp and τij: (a) τij = τ12; (b) τij = τ13; (c) τij = τ22; (d) τij = τ21; (e) τij =τ31; (f) τij = τ33.

圖8 所示為自治布爾網(wǎng)絡輸出的排序熵在參數(shù)τlp(τlp= τlp,1= τlp,2= τlp,3)和τij二維空間上的分布, 圖中顏色表示不同的排序熵值, 紅色區(qū)域的排序熵值較高, 觀察可見紅色區(qū)域主要分布在圖中右下三角區(qū)域, 表明τij越大τlp越小時布爾網(wǎng)絡輸出排序熵值越高序列復雜程度越高, 此外, 圖中有零散的小面積紅色區(qū)域分布, 猜測其分布規(guī)律可能與τij的取值有關.本文定義序列排序熵值H ＞0.95 為高復雜序列, 圖中黑色曲線為H = 0.95 的等值線, 隨著τlp減小, τij軸方向H ＞ 0.95 等值線內區(qū)域范圍逐漸變寬, 表明τlp減小可以增大τij參數(shù)空間中高復雜序列的分布范圍, 有利于高復雜混沌的穩(wěn)定產生.觀察比較圖中相同列的兩幅排序熵分布, 圖8(a),(d)、圖8(b),(e)具有相似的分布, 表明節(jié)點i, j 相互傳輸?shù)膬蓚€延時τij和τji具有一致的調控效果.

進一步研究了自治布爾網(wǎng)絡中不同節(jié)點處邏輯器件響應特性單獨變化對輸出的影響.圖9(a)—(c)分別為固定τlp,1, τlp,2, τlp,3時, 輸出排序熵值在(τlp,1, τlp,2), (τlp,1, τlp,3), (τlp,2, τlp,3)的二維參數(shù)空間中的分布圖.通過比較第1 行、第2 行、第3 行可以發(fā)現(xiàn), 第1 行圖中高排序熵區(qū)域較大, 表明任意單個節(jié)點τlp,i減小都有利于高排序熵序列的產生.圖9(b1)的紅色區(qū)域顯著高于其他分布圖,可以表明τlp,2的減小對網(wǎng)絡輸出的高排序熵空間增強效果最大, 可有效促進高排序熵序列的產生.

4 討 論

假設自治布爾網(wǎng)絡中的節(jié)點能夠響應任意快的信號, 則輸出呈現(xiàn)為越來越快的復雜波形[29].但是實際構成自治布爾網(wǎng)絡的邏輯器件不能響應任意快的輸入, 因此網(wǎng)絡以初始值y01開始演化, 隨著時間推移輸出序列頻率越來越高, 頻率高到一定程度時, 由于器件響應特性不能匹配如此快的信號, 會終止輸出繼續(xù)復雜化高頻化, 標記此時的序列為y1.之后自治布爾網(wǎng)絡會進入新一輪的不斷高頻化復雜化的過程, 直到被再一次終止, 記新的序列為y2.y2的初始值為y1終止時的部分序列記為y02, 顯然y02≠ y01, y2≠ y1.如此輸出軌跡不斷地被終止, 然后以終止時的序列為初始值重新開始演化, yN≠ yN+1, N 不斷增大, 由此形成混沌吸引子.器件響應特性不同, 則軌跡被終止的時間位置不同.器件響應特性快, 則被終止時yN演化達到的復雜程度和頻率更高, 有利于增強輸出序列的復雜程度和混沌的產生.

圖9 排序 熵值在二維參數(shù)空間(τlp,i, τlp,j)上的 分布 圖 (a1)?(a3) τlp,1 = 0.1, 0.3, 0.5 ns 且(τlp,i, τlp,j) = (τlp,2, τlp,3); (b1)?(b3) τlp,2 = 0.1, 0.3, 0.5 ns 且(τlp,i, τlp,j) = (τlp,1, τlp,3); (c1)?(c3) τlp,3 = 0.1, 0.3, 0.5 ns 且(τlp,i, τlp, j) = (τlp,1, τlp,2)Fig.9.Two dimensional maps of H in the parameter space of (τlp,i, τlp,j): (a1)?(a3) τlp,1 = 0.1, 0.3, 0.5 ns and (τlp,i, τlp,j) =(τlp,2, τlp,3); (b1)?(b3) τlp,2 = 0.1, 0.3, 0.5 ns and (τlp,i, τlp,j) = (τlp,1, τlp,3); (c1)?(c3) τlp,3 = 0.1, 0.3, 0.5 ns and (τlp,i, τlp,j) =(τlp,1, τlp,2).

5 結 論

通過單節(jié)點模型, 驗證了所用模型的參數(shù)τlp能夠連續(xù)調節(jié)節(jié)點器件響應特性.利用該模型仿真研究了器件響應特性對自治布爾網(wǎng)絡輸出的影響.分岔圖及時序頻譜相圖分析表明, 減小τlp即增快器件響應特性, 可以使網(wǎng)絡輸出進入混沌; 利用排序熵H 表征輸出序列復雜程度, H 在(τlp, τij)二維空間上的分布圖表明, 快的器件響應特性可以增強高排序熵空間; H 在(τlp,i, τlp,j)二維空間上的分布圖表明, 由于網(wǎng)絡拓撲結構的影響, 不同節(jié)點的器件響應特性對網(wǎng)絡輸出調控能力不一致, 本文所選3 節(jié)點小型自治布爾網(wǎng)絡中, 節(jié)點1, 3 器件響應特性變化對網(wǎng)絡輸出影響不大, 節(jié)點2 的器件響應特性變化對網(wǎng)絡輸出具有顯著影響.

本文研究成果對自治布爾網(wǎng)絡各應用領域器件的選擇具有重要意義, 根據(jù)不同的應用需求選擇不同響應特性的器件, 如在隨機數(shù)的應用中, 隨機數(shù)是信息加密過程中的關鍵組成部分, 隨機數(shù)的產生速率和不可預測性是信息加密安全性的重要保障, 應用本文的研究結論, 選擇器件響應特性快的器件可以提高序列復雜程度, 增強高復雜序列空間, 促進高復雜混沌序列的穩(wěn)定產生, 進而提高隨機數(shù)產生速率和不可預測性.