一種多功能雷達(dá)干擾信號(hào)發(fā)生設(shè)備

王守權(quán)，高偉亮，李寶鵬，田 濤

(海軍航空大學(xué)青島校區(qū), 山東 青島 266041)

現(xiàn)代雷達(dá)所處的電磁環(huán)境復(fù)雜，周圍存在著諸多有意干擾和無意干擾信號(hào)，如何確保雷達(dá)在復(fù)雜電磁環(huán)境中發(fā)揮應(yīng)有的作戰(zhàn)效能是雷達(dá)抗干擾訓(xùn)練要解決的重點(diǎn)問題[1 -3]。以矢量信號(hào)收發(fā)儀為開發(fā)平臺(tái)，利用上位機(jī)+FPGA技術(shù)開發(fā)了一種便攜式多功能雷達(dá)干擾信號(hào)發(fā)生設(shè)備(以下簡(jiǎn)稱雷達(dá)干擾設(shè)備)，將SDIF(序列差直方圖)信號(hào)分選算法和DRFM(數(shù)字存儲(chǔ)技術(shù))技術(shù)相結(jié)合，實(shí)現(xiàn)了雷達(dá)信號(hào)偵察、雷達(dá)干擾信號(hào)生成、雷達(dá)測(cè)試功能標(biāo)校等功能。雷達(dá)干擾設(shè)備可作為雷達(dá)訓(xùn)練的配套設(shè)備，為雷達(dá)提供貼近實(shí)戰(zhàn)的電磁干擾環(huán)境，檢驗(yàn)評(píng)估雷達(dá)裝備的抗干擾性能，驗(yàn)證標(biāo)校雷達(dá)的探測(cè)性能，對(duì)雷達(dá)作戰(zhàn)效能的發(fā)揮有十分重要的意義。

1 功能需求

復(fù)雜電磁環(huán)境下開展雷達(dá)裝備抗干擾測(cè)試，雷達(dá)干擾信號(hào)發(fā)生設(shè)備產(chǎn)生的干擾信號(hào)樣式要多；對(duì)不同體制雷達(dá)的干擾效果要理想，干擾實(shí)施操作要靈活。因此，系統(tǒng)設(shè)計(jì)了3種主要功能：雷達(dá)信號(hào)偵察、雷達(dá)干擾信號(hào)生成、雷達(dá)標(biāo)校。與行業(yè)領(lǐng)域同類型設(shè)備相比[4-6]，增設(shè)了雷達(dá)信號(hào)偵察和雷達(dá)標(biāo)校功能，使得系統(tǒng)應(yīng)用范圍和干擾效果得到了提升。

系統(tǒng)可自動(dòng)偵察當(dāng)前電磁環(huán)境中存在的現(xiàn)有各種體制的雷達(dá)信號(hào)，分析其時(shí)域、頻域、PDW(脈沖描述字)參數(shù)，顯示信號(hào)的波形圖、頻譜圖、天線方向圖等信息，并根據(jù)雷達(dá)參數(shù)數(shù)據(jù)庫對(duì)輻射源類別進(jìn)行識(shí)別。

根據(jù)偵察雷達(dá)信號(hào)參數(shù)情況，可自動(dòng)或人工設(shè)置干擾目標(biāo)速度、加速度、功率、目標(biāo)個(gè)數(shù)、航跡等參數(shù)，實(shí)時(shí)產(chǎn)生多種類型的雷達(dá)干擾信號(hào)，主要包括：多通道目標(biāo)干擾、密集假目標(biāo)干擾、壓制干擾、示樣干擾、間歇干擾、距離拖引和目標(biāo)分離。

利用雷達(dá)與干擾機(jī)的位置確定相對(duì)距離、方位，通過對(duì)比系統(tǒng)干擾航跡數(shù)據(jù)和雷達(dá)記錄的虛擬航跡數(shù)據(jù)，對(duì)雷達(dá)的定位、測(cè)距性能進(jìn)行驗(yàn)證和標(biāo)定，以消除由于維修、元件老化、設(shè)備變形等因素造成的零位偏差。

2 系統(tǒng)方案設(shè)計(jì)

2.1 硬件架構(gòu)設(shè)計(jì)

系統(tǒng)硬件采用為PXIe-5644R VST主體模塊，搭載FPGA功能架，5644R VST內(nèi)含Xilinx Virtex-6 FPGA，可使用LabVIEW FPGA 對(duì)模塊進(jìn)行編程，以實(shí)現(xiàn)快速測(cè)量、閉環(huán)測(cè)試和復(fù)雜算法工程開發(fā)[7-8]。如圖1所示，系統(tǒng)硬件主要由NI PXIe-5644R VST、零中頻發(fā)射接收機(jī)、模/數(shù)轉(zhuǎn)換器、環(huán)形器、喇叭天線組成，主要分為雷達(dá)信號(hào)偵察和干擾信號(hào)生成兩大功能模塊，雷達(dá)偵察的信號(hào)參數(shù)可為雷達(dá)干擾信號(hào)生成提供先驗(yàn)信息。將短時(shí)傅里葉變換(Short-Time Fourier Transform，STFT)、DRFM、天線方向圖生成、PDW獲取、多普勒信號(hào)調(diào)制等功能模塊放到FPGA上實(shí)現(xiàn)，充分發(fā)揮FPGA高效高速，定時(shí)精準(zhǔn)的優(yōu)點(diǎn)。將PDW顯示、信號(hào)分選、地圖功能、信息存儲(chǔ)、干擾數(shù)據(jù)生成、雷達(dá)標(biāo)校等功能放在上位機(jī)上實(shí)現(xiàn)。

圖1 硬件設(shè)計(jì)方案框圖

系統(tǒng)硬件工作功能流程如下：被偵測(cè)的雷達(dá)信號(hào)經(jīng)天線接收后傳輸至雷達(dá)目標(biāo)模擬系統(tǒng)，經(jīng)零中頻接收機(jī)、經(jīng)下變頻后被采樣存儲(chǔ)，得到I/Q基帶信號(hào)，經(jīng)ADC(模數(shù)轉(zhuǎn)換)、數(shù)字均衡、數(shù)據(jù)抽取后進(jìn)行計(jì)算和存儲(chǔ)。發(fā)射時(shí)通過DMA、寄存器與干擾設(shè)備控制軟件進(jìn)行數(shù)據(jù)交互控制，根據(jù)軟件生成的干擾數(shù)據(jù)進(jìn)行時(shí)延控制、幅度和多普勒調(diào)制處理，通過數(shù)字差值、數(shù)字均衡、DAC(數(shù)模轉(zhuǎn)換)，經(jīng)零中頻發(fā)射機(jī)上變頻為射頻干擾信號(hào)，經(jīng)RF-OUT端口發(fā)射出去。FPGA使用Xilinx IP實(shí)現(xiàn)FFT運(yùn)算，通過自定義IP實(shí)現(xiàn)數(shù)字信號(hào)處理、DRFM等功能。

2.2 軟件功能設(shè)計(jì)

上位機(jī)軟件用來設(shè)置和顯示偵察分選、干擾控制、信號(hào)波形、天線方向圖等參數(shù)信息。如圖2所示，系統(tǒng)可顯示和保存被偵測(cè)信號(hào)的PA、RF、PW、PRI等PDW數(shù)據(jù)，以便進(jìn)行更好的雷達(dá)特性分析和輔助信號(hào)分選。將信號(hào)分選結(jié)果存入臨時(shí)輻射源表格中，可選中識(shí)別可信度高的雷達(dá)參數(shù)存入輻射源庫，也可從外部文件中直接導(dǎo)入雷達(dá)參數(shù)，不斷豐富輻射源庫。當(dāng)干擾已知雷達(dá)時(shí)，可以跳過偵察，直接從輻射源庫中選定該雷達(dá)參數(shù)進(jìn)行干擾操作，使操作更加地高效便捷。

設(shè)備可以釋放噪聲干擾、密集假目標(biāo)、多通道目標(biāo)干擾等干擾多種類型的干擾。其中，噪聲干擾主要包含阻塞干擾、瞄頻干擾、掃頻干擾等3種樣式；密集假目標(biāo)干擾的點(diǎn)跡幅度可以設(shè)置為固定或隨機(jī)，有3個(gè)通道可以釋放密集假目標(biāo)，每個(gè)通道最多可以釋放255個(gè)運(yùn)動(dòng)的點(diǎn)跡；多通道目標(biāo)干擾可以釋放單目標(biāo)/多目標(biāo)、單干擾/多干擾、模擬目標(biāo)+干擾，模擬目標(biāo)+噪聲等多種樣式的干擾；示樣/間歇干擾可以釋放目標(biāo)+示樣干擾或者間歇干擾；距離拖引干擾可以模擬目標(biāo)被雷達(dá)跟蹤后，釋放假目標(biāo)擺脫雷達(dá)的跟蹤；分離目標(biāo)可以模擬目標(biāo)到達(dá)設(shè)定距離后釋放假目標(biāo)，用于模擬敵機(jī)攻擊目標(biāo)雷達(dá)的場(chǎng)景。

圖2 軟件設(shè)計(jì)方案框圖

3 信號(hào)偵察與干擾實(shí)現(xiàn)方法

3.1 雷達(dá)信號(hào)偵察與分選

信號(hào)分選是雷達(dá)偵察的關(guān)鍵技術(shù)，需要從截獲的大量脈沖信號(hào)流中分選出有用的信號(hào)，由于目前空域中輻射源種類非常多，且雷達(dá)信號(hào)形式多樣，使信號(hào)分選這一過程非常復(fù)雜[9]。考慮到算法的計(jì)算復(fù)雜度及分選效果，選用算法復(fù)雜度低、性能優(yōu)異的SDIF算法作為雷達(dá)信號(hào)分選算法。SDIF算法由PRI測(cè)定及序列檢測(cè)兩部分組成，PRI的測(cè)定時(shí)SDIF算法的關(guān)鍵。如圖3所示，算法基本工作過程如下。

計(jì)算相鄰兩個(gè)脈沖的TOA之差構(gòu)成第一級(jí)差值直方圖，計(jì)算檢測(cè)門限；子諧波檢驗(yàn)后將所有超過門限的值看作是可能的PRI值進(jìn)行序列檢索。若成功地分離出脈沖序列，則重復(fù)此過程，直到分離出所有的脈沖列或剩下少于5個(gè)脈沖為止。若序列檢索不能分離出脈沖序列，則計(jì)算下一級(jí)差，設(shè)立新門限，重復(fù)整個(gè)過程，最后完成參差鑒別。SDIF門限計(jì)算方式為：

(1)

式(1)中：E是總的脈沖數(shù)；N是直方圖總的格數(shù)；c是差值級(jí)數(shù)；x和k是常量系數(shù)，其值是由經(jīng)驗(yàn)決定的，x、k的值為小于1的正數(shù)。

圖3 SDIF信號(hào)分選算法流程框圖

雷達(dá)偵察與分選實(shí)施流程如圖4所示。干擾控制軟件通過DMA獲取FPGA端的TOA(脈沖到達(dá)時(shí)間)數(shù)據(jù)，用于信號(hào)分選。通過SDIF算法高效地完成信號(hào)分選后，F(xiàn)PGA根據(jù)信號(hào)分選的結(jié)果進(jìn)行STFT，計(jì)算雷達(dá)信號(hào)頻率、帶寬、幅度、類型等信號(hào)參數(shù)，將雷達(dá)信號(hào)參數(shù)放入臨時(shí)輻射源表格，輻射源庫可根據(jù)后面分選出的相似結(jié)果不斷更新，可以將識(shí)別可信度高的雷達(dá)參數(shù)存入輻射源庫，也可以將原有的雷達(dá)輻射源參數(shù)導(dǎo)入輻射源庫。偵察分選結(jié)果以PDW的數(shù)據(jù)形式保存。為了更好實(shí)施干擾，可以從臨時(shí)輻射源表格或輻射源庫中選定雷達(dá)參數(shù)，為干擾提供射頻相關(guān)的參數(shù)。

圖4 偵察實(shí)施流程框圖

3.2 干擾信號(hào)生成

干擾信號(hào)生成采用DRFM技術(shù)機(jī)制，DRFM工作原理如圖5所示，首先對(duì)偵察的雷達(dá)信號(hào)進(jìn)行量化存儲(chǔ)，然后在干擾信號(hào)生成階段，通過對(duì)存儲(chǔ)的雷達(dá)信號(hào)參數(shù)進(jìn)行調(diào)制并轉(zhuǎn)發(fā)出去，當(dāng)被干擾雷達(dá)對(duì)接收到的干擾信號(hào)進(jìn)行相干處理時(shí)，會(huì)得到較高的增益，形成假目標(biāo)尖峰，從而欺騙并擾亂雷達(dá)的檢測(cè)和跟蹤[10-11]。

由于系統(tǒng)對(duì)信號(hào)存儲(chǔ)轉(zhuǎn)發(fā)需要一定的處理時(shí)間，因此DRFM對(duì)當(dāng)前脈沖周期存儲(chǔ)的信號(hào)延遲一個(gè)或幾個(gè)脈沖周期后，再轉(zhuǎn)發(fā)出去并形成干擾回波。DRFM通過對(duì)接收到的射頻信號(hào)進(jìn)行高速采樣、存儲(chǔ)、變換處理和重構(gòu)，實(shí)現(xiàn)對(duì)信號(hào)捕獲和保存的高速性、干擾技術(shù)的多樣性和控制的靈活性。

圖5 DRFM工作原理框圖

DRFM工作方式如圖6所示，系統(tǒng)進(jìn)行DRFM時(shí)，判斷脈沖上升沿到來后，開始將脈沖的I/Q數(shù)據(jù)存入DRAM存儲(chǔ)塊，脈沖到來的TOA以及PW寫入寄存器。上位機(jī)將干擾數(shù)據(jù)通過DMA傳輸?shù)紽PGA，F(xiàn)PGA解析參數(shù)，提取每個(gè)干擾數(shù)據(jù)的速度信息，生成多普勒數(shù)據(jù)。FPGA中用一個(gè)U64的計(jì)數(shù)器控制時(shí)間，根據(jù)速度及每個(gè)干擾數(shù)據(jù)設(shè)置的距離，計(jì)算需要延遲多少計(jì)數(shù)，與脈沖到來的TOA相加，當(dāng)計(jì)數(shù)器值計(jì)到該值時(shí)，產(chǎn)生觸發(fā)信號(hào)。采用握手的方式從DRAM中讀取脈沖I/Q數(shù)據(jù)，并存入FIFO中，取出FIFO中的數(shù)據(jù)與多普勒數(shù)據(jù)調(diào)制后發(fā)出。

圖6 DRFM工作方式框圖

干擾實(shí)施主要分為一般干擾、偵察干擾2種方式。一般干擾是指配置好干擾參數(shù)后手動(dòng)釋放干擾，偵察干擾是指配置好干擾參數(shù)后，先進(jìn)行偵察，鎖定電磁環(huán)境中的雷達(dá)后，再釋放干擾。不同類型的干擾實(shí)施設(shè)計(jì)流程如圖7～圖9所示，具體過程大體相似，分為以下幾個(gè)步驟：在上位機(jī)配置距離、速度、加速度、上限速度、功率、假目標(biāo)個(gè)數(shù)等參數(shù)，F(xiàn)PGA接收配置參數(shù)后，通過延遲、多普勒調(diào)制、幅度控制、脈沖存儲(chǔ)后進(jìn)行重復(fù)轉(zhuǎn)發(fā)技術(shù)生成干擾信號(hào)。

圖7 噪聲干擾設(shè)計(jì)流程框圖

圖8 密集假目標(biāo)干擾流程框圖

圖9 示樣/間歇干擾流程框圖

距離拖引干擾實(shí)施流程如圖10所示。配置目標(biāo)與干擾參數(shù)后，通過定時(shí)控制目標(biāo)與拖引干擾的釋放時(shí)機(jī)，使目標(biāo)在運(yùn)動(dòng)過程中，按規(guī)律釋放拖引干擾，不斷重復(fù)該過程，直到退出距離拖引干擾。FPGA接收上位機(jī)配置目標(biāo)和干擾通道的距離、速度、加速度、上限速度、功率、定時(shí)等參數(shù)，通過延遲、多普勒調(diào)制、幅度控制、脈沖存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)，按規(guī)律實(shí)現(xiàn)距離拖引干擾。

分離目標(biāo)干擾實(shí)施流程如圖11所示，配置目標(biāo)與干擾參數(shù)后，通過距離控制子目標(biāo)干擾的釋放時(shí)機(jī)，使目標(biāo)在運(yùn)動(dòng)過程中，在指定地點(diǎn)釋放子目標(biāo)干擾，結(jié)束后，子目標(biāo)消失。FPGA接收上位機(jī)配置目標(biāo)和干擾通道的距離、速度、加速度、上限速度、功率參數(shù)，通過延遲、多普勒調(diào)制、幅度控制、脈沖存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)，實(shí)現(xiàn)分離目標(biāo)干擾。

圖10 距離拖引干擾設(shè)計(jì)流程框圖

圖11 分離目標(biāo)干擾設(shè)計(jì)流程

4 系統(tǒng)測(cè)試

為測(cè)試?yán)走_(dá)干擾設(shè)備性能，選用目標(biāo)雷達(dá)作為配試設(shè)備進(jìn)行相關(guān)技術(shù)指標(biāo)與主要功能測(cè)試。系統(tǒng)主要射頻參數(shù)測(cè)試情況如表1所示。

表1 射頻參數(shù)測(cè)試值

設(shè)備人機(jī)交互主界面如圖12所示，可以進(jìn)行參數(shù)設(shè)置和數(shù)據(jù)顯示選擇等操作。偵察的雷達(dá)信號(hào)PDW參數(shù)如圖13所示，天線方向圖偵測(cè)圖如圖14所示。設(shè)備對(duì)被測(cè)雷達(dá)實(shí)施干擾，相對(duì)于其他類型的干擾設(shè)備[12-15]，壓制干擾系數(shù)提高大于10%，欺騙成功概率大于20%，干擾實(shí)施時(shí)間降低3～5 s。以上測(cè)試結(jié)果充分驗(yàn)證了該設(shè)備的實(shí)用性和有效性。

圖12 設(shè)備主界面

圖13 PDW參數(shù)顯示界面

圖14 天線方向圖偵測(cè)圖

5 結(jié)論

為了給雷達(dá)設(shè)備抗干擾測(cè)試提供理想的復(fù)雜電磁信號(hào)環(huán)境，以VST為硬件平臺(tái)開發(fā)設(shè)計(jì)了一種多功能雷達(dá)信號(hào)發(fā)生設(shè)備，應(yīng)用SDIF信號(hào)分選技術(shù)、DRFM干擾生成技術(shù)，實(shí)現(xiàn)了高精度的雷達(dá)信號(hào)分選和干擾信號(hào)生成功能，設(shè)備還可以利用干擾數(shù)據(jù)實(shí)現(xiàn)雷達(dá)標(biāo)校功能。系統(tǒng)測(cè)試結(jié)果表明，系統(tǒng)射頻指標(biāo)高，對(duì)雷達(dá)信號(hào)偵察截獲概率高，分選結(jié)果正確率高，產(chǎn)生了多種樣式的干擾信號(hào)，能有效地對(duì)雷達(dá)實(shí)施各種樣式干擾。