基于FPGA的多路數(shù)據(jù)同步采編存儲(chǔ)系統(tǒng)設(shè)計(jì)

蘆夜召，張會(huì)新

（1.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西 太原030051；2.電子測(cè)試技術(shù)重點(diǎn)實(shí)驗(yàn)室，山西 太原030051）

0 引 言

多路數(shù)據(jù)的采編存儲(chǔ)系統(tǒng)在航空、航天、工業(yè)等領(lǐng)域有著廣泛的應(yīng)用，比如：飛行器在飛行過(guò)程中的多項(xiàng)參數(shù)動(dòng)態(tài)測(cè)試，如對(duì)溫度、壓力、過(guò)載、沖擊、振動(dòng)等進(jìn)行記錄和回讀數(shù)據(jù)分析，以便對(duì)飛行器進(jìn)行不斷改善[1-2]。對(duì)于常規(guī)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)，多通道數(shù)據(jù)采集的數(shù)據(jù)同步至關(guān)重要。同步方式主要有兩種：

1）同步觸發(fā)，即在同一時(shí)刻開(kāi)始采集，各個(gè)通道數(shù)據(jù)的第一個(gè)點(diǎn)完全一致；

2）時(shí)鐘同步，即公用一個(gè)采樣時(shí)鐘，各個(gè)通道數(shù)據(jù)之間的間距完全相同[3]。

本文系統(tǒng)采用同一個(gè)采樣時(shí)鐘，通過(guò)陀螺儀、加速度計(jì)等多種傳感器的多路數(shù)據(jù)進(jìn)行采集記錄，可實(shí)現(xiàn)多路數(shù)據(jù)的同步采編存儲(chǔ)，并且功耗低、體積小、精度高，可適應(yīng)高沖擊、高振動(dòng)的環(huán)境。實(shí)踐證明，該文系統(tǒng)采編存儲(chǔ)效果良好。

1 總體方案設(shè)計(jì)

本文系統(tǒng)的設(shè)計(jì)采用模塊化、系列化的設(shè)計(jì)思想，將記錄設(shè)備和讀數(shù)設(shè)備分開(kāi)設(shè)計(jì)，降低了整個(gè)系統(tǒng)的復(fù)雜程度[4-6]。對(duì)于記錄設(shè)備的設(shè)計(jì)按照模塊化的設(shè)計(jì)思想，將整個(gè)設(shè)備分為鋰電池模塊、電源管理電路模塊、A/D轉(zhuǎn)換電路、信號(hào)調(diào)理電路、存儲(chǔ)電路模塊、RS 422通信模塊等部分。模塊化的設(shè)計(jì)思想便于查找和分析系統(tǒng)問(wèn)題，也便于以后系統(tǒng)升級(jí)。系統(tǒng)設(shè)計(jì)整體原理如圖1所示。

圖1 系統(tǒng)設(shè)計(jì)整體原理

傳感器信號(hào)經(jīng)過(guò)接口接入采編存儲(chǔ)設(shè)備，先經(jīng)調(diào)理電路，后經(jīng)A/D轉(zhuǎn)換接入FPGA進(jìn)行處理，經(jīng)過(guò)FIFO進(jìn)行緩存后存入FLASH芯片中。采集數(shù)據(jù)完畢后，可以通過(guò)RS 422接口讀數(shù)盒把數(shù)據(jù)讀取到上位機(jī)進(jìn)行數(shù)據(jù)分析，也可以由上位機(jī)通過(guò)RS 422讀數(shù)盒擦除記錄設(shè)備，進(jìn)行下一次的采集。

2 硬件電路設(shè)計(jì)

2.1 傳感器信號(hào)調(diào)理電路

所有的信號(hào)輸入范圍都是0～5 V，本文系統(tǒng)中電源模塊的輸出電壓為5 V，所以本文方案中采用了TI公司的高輸入阻抗、高增益帶寬、低噪聲的Rail to Rail的高性能運(yùn)算放大器OPA4227進(jìn)行信號(hào)調(diào)理，然后輸出到A/D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換。其工作示意圖如圖2所示。

圖2 信號(hào)調(diào)理電路工作示意圖

該運(yùn)算放大器是高精度、低噪聲、多通道、低功耗、單電源的供電放大器，本文設(shè)計(jì)選用的是四通道，可以節(jié)省更多空間便于設(shè)備小型化設(shè)計(jì)。

2.2 A/D轉(zhuǎn)換模塊

采集信號(hào)經(jīng)調(diào)理電路放大、濾波后進(jìn)入A/D轉(zhuǎn)換模塊[7]。A/D轉(zhuǎn)換電路的主要功能是將信號(hào)調(diào)理電路輸出的模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換，然后再將信號(hào)輸送到FPGA做進(jìn)一步處理。本文設(shè)計(jì)中選用高性能的AD7616轉(zhuǎn)換芯片，采樣率可達(dá)1.33 MHz。AD7616是一款采用高速、低功耗、電荷再分配逐次逼近型模數(shù)轉(zhuǎn)換器（ADC）的數(shù)據(jù)采集系統(tǒng)，支持對(duì)16個(gè)通道進(jìn)行雙路同步采樣，使用5 V單電源供電，可處理±10 V、±5 V和±2.5 V真雙極性輸入信號(hào)，同時(shí)每對(duì)通道均能以高達(dá)1 MSPS的吞吐速率和90.5 dB的SNR采樣。

2.3 RS 422通信模塊

通過(guò)RS 422接口，接收地面測(cè)發(fā)控系統(tǒng)指令，將系統(tǒng)從低功耗狀態(tài)喚醒，接收自檢及各部分供電指令，系統(tǒng)檢測(cè)各傳感器數(shù)據(jù)并回傳給地面測(cè)試控制系統(tǒng)，完成自檢。按照設(shè)定時(shí)序，接收記錄指令，在模型高振動(dòng)和沖擊運(yùn)動(dòng)狀態(tài)下，可靠接收安裝在模型各部分的傳感器信號(hào)，并實(shí)時(shí)記錄和存儲(chǔ)。將存儲(chǔ)在設(shè)備中的數(shù)據(jù)采用RS 422通過(guò)配套的傳輸電纜傳輸?shù)降孛鏈y(cè)發(fā)控系統(tǒng)[8-9]?？赏ㄟ^(guò)上位機(jī)軟件控制記錄設(shè)備進(jìn)行復(fù)位、擦除等功能，以及對(duì)設(shè)備中存儲(chǔ)的數(shù)據(jù)進(jìn)行讀取、顯示。RS 422通信模塊電路如圖3所示。

圖3 RS 422通信模塊電路

3 軟件設(shè)計(jì)

3.1 數(shù)據(jù)存儲(chǔ)

數(shù)據(jù)存儲(chǔ)流程如圖4所示[10]。系統(tǒng)搭載后，等待外部上電信號(hào)；上電信號(hào)到來(lái)后，系統(tǒng)上電復(fù)位；上電及復(fù)位后，系統(tǒng)開(kāi)始等待外部觸發(fā)信號(hào)；觸發(fā)信號(hào)到來(lái)后，系統(tǒng)開(kāi)始采集數(shù)據(jù)；對(duì)采集到的信號(hào)進(jìn)行調(diào)理；信號(hào)調(diào)理后送入FPGA內(nèi)部FIFO；FIFO非空時(shí)送至FLASH存儲(chǔ)；采集完畢后，系統(tǒng)下電。

3.2 數(shù)據(jù)讀取

數(shù)據(jù)讀取流程如圖5所示[11-12]。系統(tǒng)上電復(fù)位后，用戶(hù)通過(guò)上位機(jī)界面設(shè)置數(shù)據(jù)讀取類(lèi)型及讀數(shù)區(qū)間；設(shè)置完成后，上位機(jī)發(fā)送讀數(shù)指令，數(shù)據(jù)開(kāi)始讀取并保存在設(shè)置的目錄下；讀數(shù)完畢后停止讀數(shù)。

圖4 數(shù)據(jù)存儲(chǔ)流程

圖5 數(shù)據(jù)讀取流程

數(shù)據(jù)處理軟件采用LabVIEW[13-14]編寫(xiě)，操作界面控件有打開(kāi)設(shè)備、關(guān)閉設(shè)備、復(fù)位、數(shù)據(jù)采集、數(shù)據(jù)擦除、開(kāi)始存儲(chǔ)、查看數(shù)據(jù)等。設(shè)備復(fù)位實(shí)現(xiàn)對(duì)讀數(shù)設(shè)備的復(fù)位；數(shù)據(jù)讀完后可以擦除記錄儀中存儲(chǔ)的數(shù)據(jù)，便于記錄儀再次使用。設(shè)備上電后，根據(jù)上位機(jī)發(fā)送的記錄命令開(kāi)始記錄，并在設(shè)定時(shí)間延時(shí)后，接收外部動(dòng)作指令，同時(shí)對(duì)模型運(yùn)動(dòng)過(guò)程中的姿態(tài)及各個(gè)傳感器的信號(hào)進(jìn)行采集和存儲(chǔ)，按照設(shè)定時(shí)間，停止采集并斷開(kāi)傳感器供電電源。在采集完畢后可以通過(guò)測(cè)試軟件顯示波形，并直接觀測(cè)波形幅值的大小。上位機(jī)軟件如圖6所示。

圖6 上位機(jī)軟件

4 測(cè)試結(jié)果及分析

實(shí)驗(yàn)階段，在3軸轉(zhuǎn)動(dòng)臺(tái)上采集不同轉(zhuǎn)速，不同方向的陀螺儀及加速度計(jì)的信號(hào)，即采編器以10 kHz的采樣率對(duì)6路慣性傳感器及其他傳感器進(jìn)行采集和存儲(chǔ)數(shù)據(jù)，然后通過(guò)上位機(jī)軟件回讀及分析數(shù)據(jù)，并繪制波形圖，分別分析轉(zhuǎn)速、加速度與采集數(shù)據(jù)的對(duì)應(yīng)關(guān)系。數(shù)據(jù)集和慣性傳感器波形如圖7、圖8所示。

圖7 數(shù)據(jù)集

圖8 慣性傳感器波形

數(shù)據(jù)幀結(jié)構(gòu)如表1所示。

表1 數(shù)據(jù)幀結(jié)構(gòu)

利用Origin軟件對(duì)數(shù)據(jù)進(jìn)行處理，分別得出轉(zhuǎn)速、加速度和采集數(shù)據(jù)的對(duì)應(yīng)關(guān)系。陀螺傳感器數(shù)據(jù)表、加速度計(jì)傳感器數(shù)據(jù)表與相應(yīng)數(shù)據(jù)處理擬合曲線(xiàn)如表2、表3、圖9所示。具體如下：

陀螺儀轉(zhuǎn)速與采集數(shù)據(jù)的對(duì)應(yīng)關(guān)系為：

加速度計(jì)的加速度與采集數(shù)據(jù)的對(duì)應(yīng)關(guān)系為：

表2 陀螺傳感器數(shù)據(jù)表

表3 加速度計(jì)傳感器數(shù)據(jù)表

圖9 數(shù)據(jù)處理擬合曲線(xiàn)

5 結(jié)語(yǔ)

本文介紹一種基于FPGA的多路數(shù)據(jù)采集存儲(chǔ)測(cè)試系統(tǒng)。文中對(duì)系統(tǒng)的功能及硬件、軟件的模塊化設(shè)計(jì)進(jìn)行了詳細(xì)的介紹。實(shí)驗(yàn)結(jié)果表明，該文系統(tǒng)采集精度高、體積小，可以在高溫、高壓、高沖擊、強(qiáng)振動(dòng)等惡劣情況下工作，并且已經(jīng)在飛行試驗(yàn)動(dòng)態(tài)測(cè)試中得到應(yīng)用，性能良好，值得推廣。