金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中總劑量效應(yīng)導(dǎo)致的閾值電壓漂移研究現(xiàn)狀

劉一寧，王任澤，楊亞鵬，王 寧，馮宗洋，賈林勝，張建崗，李國(guó)強(qiáng)

(中國(guó)輻射防護(hù)研究院，太原 030006)

目前對(duì)硅半導(dǎo)體器件輻射效應(yīng)的研究主要從空間應(yīng)用的需求出發(fā)，相關(guān)研究對(duì)于核電廠應(yīng)急響應(yīng)中器件的選用有參考意義但也有不足之處。例如，由MOSFET構(gòu)成的電機(jī)驅(qū)動(dòng)器和運(yùn)算控制器等是核電廠應(yīng)急響應(yīng)機(jī)器人的關(guān)鍵部件，應(yīng)注意其總劑量(TID)效應(yīng)，而空間應(yīng)用關(guān)注的位移損傷效應(yīng)(DD)、單粒子效應(yīng)(SEE)和低劑量率損傷增強(qiáng)效應(yīng)(ELDRS)等在應(yīng)急情況下無(wú)需考慮，這也是應(yīng)用于空間任務(wù)的耐輻射器件不適用于核電廠應(yīng)急響應(yīng)的一個(gè)重要原因。

MOSFET中的TID效應(yīng)是在1964年被發(fā)現(xiàn)的，在接下來(lái)的五十年里，人們對(duì)它的認(rèn)識(shí)也有了很大的進(jìn)步，其ΔVth可以歸因于MOS器件的界面電荷和氧化物陷阱電荷。并建立了一個(gè)通過(guò)可逆電子俘獲進(jìn)行補(bǔ)償?shù)哪Ｐ蚚1]解釋被俘獲空穴的退火。除了基于硅的器件，雖然基于鍺和氮化鎵的具有高k介電層的器件還沒(méi)有達(dá)到成熟的水平，但對(duì)其TID效應(yīng)的研究正在迅速發(fā)展[2]，所以也應(yīng)予以關(guān)注。本文介紹了總劑量效應(yīng)對(duì)不同類(lèi)型MOSFET的閾值電壓漂移的影響及計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)(TCAD)的相關(guān)應(yīng)用。

1 不同類(lèi)型MOSFET中的閾值電壓漂移

1.1 體CMOS工藝

體CMOS工藝制備的MOSFET的總體結(jié)構(gòu)和電荷俘獲如圖1[3]所示。氧化物捕獲電荷Qot導(dǎo)致nMOSFET和pMOSFET的閾值電壓降低，而界面捕獲電荷Qit只導(dǎo)致pMOSFET的閾值電壓降低并導(dǎo)致nMOSFET的閾值電壓升高。

(a) 常用MOSFET的俯視圖；(b)沿MOSFET長(zhǎng)邊的截面；(c)沿MOSFET短邊的截面“+”表示氧化物捕獲電荷(Qot)，“×”表示界面捕獲電荷(Qit)。圖1 體CMOS工藝制備的MOSFET的總體結(jié)構(gòu)和電荷俘獲[3]Fig.1 The overall structure and charge capture of MOSFET manufactured by bulk CMOS process

圖2[3]為工作在飽和模式下由28 nm體CMOS工藝制備的具有不同幾何形狀的MOSFET在不同TID下的ΔVth。圖中所示的窄通道pMOSFET上明顯的ΔVth是由于很厚的淺溝槽隔離(STI)氧化物中俘獲的電荷，改變了STI邊緣的電場(chǎng)，阻止了溝道的反轉(zhuǎn)。

圖3顯示了商用350納米體CMOS工藝制造[4]的不同幾何尺寸的鉆石形柵MOSFET的ΔVth作為T(mén)ID函數(shù)。

可以發(fā)現(xiàn),具有鉆石柵形狀的被測(cè)設(shè)備(DUT)的ΔVth與相應(yīng)的傳統(tǒng)矩形柵MOSFET相比更低(大約30%)，這是由于抑制了“鳥(niǎo)喙區(qū)效應(yīng)”[4]的寄生晶體管。且具有90°α角的柵形狀效果最好。

盡管一些創(chuàng)新的晶體管設(shè)計(jì),如上述鉆石形狀柵晶體管等可以顯著減少TID導(dǎo)致的ΔVth，但是考慮到應(yīng)急響應(yīng)的成本因素，這些方法實(shí)用性較差。

如圖4所示，其中柵長(zhǎng)L=60 nm，制造工藝65 nm，偏置狀態(tài)為“二極管”。輻照溫度分別為25 ℃、60 ℃和100 ℃。分別注明了Qit和Qot的貢獻(xiàn)。高溫加速了質(zhì)子從低摻雜漏(LDD)到柵氧化物界面的遷移[5]，在該界面上質(zhì)子使Si-H鍵去鈍化。這一現(xiàn)象導(dǎo)致了界面陷阱的快速積聚，導(dǎo)致在24小時(shí)內(nèi)產(chǎn)生數(shù)百毫伏的ΔVth[6]。

因此，由于輻照過(guò)程中的高溫會(huì)導(dǎo)致ΔVth的惡化，在核電站應(yīng)急響應(yīng)中可能出現(xiàn)的高工作溫度應(yīng)予以考慮。

從圖1到圖4可以看出，更低的工藝節(jié)點(diǎn)也可以降低TID導(dǎo)致的ΔVth。而在體CMOS工藝中，在同一工藝節(jié)點(diǎn)下，溝道短窄的晶體管對(duì)TID的耐受力更差[7]，這被稱(chēng)為輻射誘導(dǎo)的短溝道效應(yīng)(RISCE)和輻射誘導(dǎo)的窄溝道效應(yīng)(RINCE)。

圖2 工作在飽和模式(|VDS|=1.1 V)下的(a)n型和(b)p型MOSFET的ΔVth作為T(mén)ID的函數(shù)[3]Fig.2 TID-induced ΔVth of (a) n and (b) p types of MOSFETs in saturation mode (|VDS| = 1.1 V)

圖3 不同柵尺寸的器件的ΔVth作為T(mén)ID的函數(shù)[4]Fig.3 ΔVth of the devices with different gate geometry as a function of TID

圖4 pMOS封閉布局晶體管的輻照中的ΔVth(上三圖)和100 ℃退火過(guò)程(下三圖)[5]Fig.4 ΔVth during irradiation (top three charts) and during 100 ℃ annealing (bottom three charts) for an pMOS enclosed layout transistor

1.2 絕緣體上硅(SOI)工藝

由于絕緣體上硅(SOI)技術(shù)對(duì)單粒子效應(yīng)的敏感性較低，已在軍事和空間電子領(lǐng)域應(yīng)用多年[8]。使用130 nm部分耗盡(PD) SOI技術(shù)制造的T形柵nMOSFET的布局及其閾值電壓變化如圖5所示。

(a)頂視圖；(b)左視剖面圖；(c)正視剖面圖；(d)閾值電壓變化。圖5 T形柵PDSOI nMOSFET的布局圖及其閾值電壓隨劑量的變化[9]Fig.5 Layout and ΔVth during irradiation of T-gate PDSOI nMOSFET

對(duì)于SOI器件需要考慮淺溝槽隔離(STI)和埋氧化層(BOX)中的俘獲電荷，因?yàn)樵谶@些先進(jìn)工藝節(jié)點(diǎn)中，這些電荷的效應(yīng)已經(jīng)超過(guò)前柵氧化物中俘獲電荷的效應(yīng)。

SOI器件前柵和后柵(埋氧化層)的TID響應(yīng)不同。后柵主晶體管的閾值電壓變化ΔVth,bg可表示為(1)式：

(1)

式中，Qf表示BOX中的凈電荷量，Not,BOX表示BOX中的正電荷，Nit,BOX表示負(fù)電荷，CBOX表示BOX單位面積上的電容。

在PG(pass-gate)偏置狀態(tài)下埋氧化層(BOX)中由輻照引起的凈捕獲電荷更多，而開(kāi)啟偏置(ON-bias)下STI中由輻照引起的捕獲電荷比BOX中多[9]。

與上述典型的SOI MOSFET器件相比，具有長(zhǎng)漂移區(qū)域的SOI橫向擴(kuò)散(LD) MOSFET有更大的Si/SiO2界面面積和更敏感的TID效應(yīng)，并在輻照后具有更復(fù)雜的電特性變化[10]。

然而，一些具有高TID耐受性的LDMOS拓?fù)浣Y(jié)構(gòu)已經(jīng)被開(kāi)發(fā)出來(lái)。例如，P.Fernandez-Martinez等人描述了一種LDpMOS和一種LDnMOS，它們被設(shè)計(jì)為沒(méi)有STI，但具有擴(kuò)展的LDD的結(jié)構(gòu)。這種結(jié)構(gòu)減少了幾Mrad輻照后閾值電壓的降低。這種結(jié)構(gòu)的布局和ΔVth曲線分別如圖6和圖7所示。在高達(dá)10 Mrad的照射后，它只表現(xiàn)出很小的ΔVth，而其飽和電流變化不大[11]。

圖6 NLDMOS(上圖)和PLDMOS(下圖)器件的橫截面原理圖[11]Fig.6 Schematic cross section of the NLDMOS (top) and PLDMOS devices (bottom)

圖7 |ΔVth|的測(cè)量值(實(shí)線)和模擬值(虛線)作為T(mén)ID的函數(shù)[11]Fig.7 Measured (symbol) and Simulated (dashed line) |ΔVth| as a function of TID

對(duì)SOI器件的這些研究證實(shí)，是在STI和BOX等厚氧化物中捕獲的電荷導(dǎo)致了所觀測(cè)到的閾值電壓降低。并且由于BOX的原因，SOI器件雖然具有更強(qiáng)的耐單粒子效應(yīng)能力，但其耐總劑量效應(yīng)的能力反而沒(méi)有體CMOS器件強(qiáng)。

雖然在核電廠應(yīng)急響應(yīng)中不需要擔(dān)心單粒子效應(yīng)的影響，但是SOI器件的輻射效應(yīng)在核與輻射應(yīng)急計(jì)劃和準(zhǔn)備中是必須考慮的。這是由于超薄絕緣體上硅(UTSOI)技術(shù)目前仍是滿足先進(jìn)技術(shù)節(jié)點(diǎn)的電氣性能和集成密度要求的單柵器件的唯一選擇[12]。

1.3 納米線(NW)場(chǎng)效應(yīng)管

為克服目前10 nm以下技術(shù)節(jié)點(diǎn)(sub-10-nm technologies)縮放的限制，包括工藝整合、電學(xué)性能和成本效率等,一個(gè)可能的方法是結(jié)合多柵(multiple-gates)和超薄絕緣體上硅(UTSOI)結(jié)構(gòu)的優(yōu)點(diǎn)，制造一種具有多個(gè)柵并且在SOI基底上制造的納米線(nanowire，NW)器件[12]。

考慮到這樣的的器件未來(lái)很可能應(yīng)用在應(yīng)急響應(yīng)機(jī)器人中，研究NW MOSFET的輻照效應(yīng)是很有必要的。圖8描述了NWFET的結(jié)構(gòu)和幾何形狀及閾值電壓漂移隨劑量的變化。

根據(jù)參考文獻(xiàn)[12-13]的結(jié)論，窄寬度(WNW≤30 nm)和長(zhǎng)通道(LG >=100 nm)的NWFET對(duì)TID導(dǎo)致的ΔVth的耐受力更高，這與體 CMOS工藝差異較大，對(duì)于體CMOS，在同一工藝節(jié)點(diǎn)下，溝道短窄的晶體管對(duì)TID的耐受力更差。其原因是，多柵結(jié)構(gòu)一定程度上屏蔽了俘獲電荷對(duì)器件電參數(shù)的影響，并減輕了輻射誘導(dǎo)的窄通道效應(yīng)(RINCE)。

1.4 鍺溝道場(chǎng)效應(yīng)管

對(duì)于未來(lái)的高速應(yīng)用場(chǎng)景,Ge通道MOSFETs是一個(gè)有前途的實(shí)現(xiàn)方式,因?yàn)榕cSi相比它們有更高的空穴遷移率，并且它們與傳統(tǒng)的Si集成技術(shù)兼容[14]。Ge MOSFETs的一般結(jié)構(gòu)如圖9所示。

圖10中顯示ΔVth與受照劑量的關(guān)系。需要注意的是，只有ON-偏置才產(chǎn)生明顯的ΔVth，而其他偏置幾乎不產(chǎn)生ΔVth，而ON-偏置下的ΔVth源于負(fù)偏壓不穩(wěn)定性(NBTI)[14]。而后氧化(PO)退火過(guò)程可以顯著減少與較厚的、有缺陷的GeOx界面層關(guān)聯(lián)的俘獲正電荷積聚[15]。

(a)原理圖；(b)沿柵的橫截面；(c)頂視圖；(d)閾值電壓漂移隨劑量的變化。圖8 多柵 SOI NWFET的結(jié)構(gòu)及閾值電壓漂移隨劑量的變化[12-13]Fig.8 Description and ΔVth during irradiation of a multiple-gate SOI NWFET

圖9 Ge溝道場(chǎng)效應(yīng)管STEM截面圖和采用凹槽形源/漏和溝道的GOI MOSFETs的橫截面示意圖[14-15]Fig.9 STEM cross section of Ge FETs and schematic diagrams of cross-sectional view of GOI MOSFETs with recessed S/D and channel[14-15]

圖10 四種不同偏置條件下Ge通道器件的閾值電壓隨輻照劑量漂移[14]Fig.10 Threshold-voltage shifts of Ge Channel devices with irradiation dose under four different bias conditions[14]

1.5 鎵溝道場(chǎng)效應(yīng)管

氮化鎵微波晶體管是一種典型的高電子遷移率晶體管(HEMTs)，這種器件已經(jīng)被研究了一段時(shí)間[16]。其基本的橫截面原理圖見(jiàn)圖11。

圖12顯示了偏壓VG=+1.0 V,VG=-1.0 V,及VG=0 V偏置時(shí)，純由TID導(dǎo)致的閾值電壓偏移。值得注意的是，這些結(jié)果是修正了負(fù)偏壓不穩(wěn)定性(NBTI)的影響得到的，這種偏應(yīng)力效應(yīng)最近幾年在部分文獻(xiàn)中被考慮并修正，輻照過(guò)程中，正柵偏置時(shí)的這種效應(yīng)比負(fù)柵偏置時(shí)更大[17]。

2 TCAD模擬

2.1 用于機(jī)理分析

由于計(jì)算機(jī)技術(shù)的發(fā)展，近些年輻照效應(yīng)的計(jì)算機(jī)仿真越來(lái)越受到重視[2]，借助與計(jì)算機(jī)輔助設(shè)計(jì)(TCAD) 技術(shù)的比較,可以解釋某些實(shí)驗(yàn)結(jié)果。TCAD仿真在這一用途中被用于計(jì)算器件內(nèi)的電場(chǎng)或俘獲電荷密度[4,10,17-19]。

例如,通過(guò)帶有暈環(huán)和STI的3-D結(jié)構(gòu)來(lái)模擬28 nm pMOSFETs,圖13[7]顯示了它所模擬的3-D結(jié)構(gòu),以及L=200 nm的pMOSFET的z=0處的剖面圖(上)和x=2 nm處的水平剖面圖(下)。其中上圖顯示了長(zhǎng)、短溝道pMOSFET中的摻雜濃度,下圖顯示了增量空間電荷密度，計(jì)算方式為輻照前后的空間電荷密度差。

圖11 鎵溝道晶體管基本的橫截面原理圖[16-17]Fig.11 The basic schematic cross section of the Ga channel FETs[16-17]

圖12 偏應(yīng)力修正的輻照中ΔVth作為輻照劑量和退火時(shí)間的函數(shù)[17]Fig.12 ΔVth as a function of irradiation dose and annealing time for bias-stress-adjusted irradiation[17]

這一方法可以解釋更低的工藝節(jié)點(diǎn)如何緩解TID效應(yīng)的對(duì)溝道長(zhǎng)度的依賴(lài)(RISCE)。在28 nm制程的短溝道電晶體中，以紅色為標(biāo)識(shí)的暈輪幾乎相互重疊，它們減少了由于沿溝道的STI中的固定電荷而引起的載流子濃度的降低，減輕了輻射誘導(dǎo)的短通道效應(yīng)(RISCE)。

在TCAD模擬中,輻照后的器件通常通過(guò)在其STI中加入均勻體積密度的正電荷來(lái)模擬,或者沿著STI的側(cè)壁添加一些正電荷。

2.2 用于模型驗(yàn)證

TCAD仿真還用于驗(yàn)證某些MOSFET 輻射損傷的數(shù)學(xué)模型[20]。比如從基本物理和基本模型的觀點(diǎn)出發(fā)，在緊湊模型中使用基于電荷的顯式表達(dá)式對(duì)雙柵(DG) MOSFET進(jìn)行建模，并通過(guò)與TCAD數(shù)值模擬的廣泛對(duì)比來(lái)確認(rèn)其方法的可靠性。

圖14給出了閾下區(qū)域閾值電壓漂移作為有效柵電勢(shì)的函數(shù)的完整解析解和顯式解，該電勢(shì)在線性運(yùn)算中對(duì)應(yīng)相同的移動(dòng)電荷密度。界面電荷誘導(dǎo)的閾值電壓漂移分析模型如下:

(a)具有STI和暈輪的3-D結(jié)構(gòu)；(b) z=0處的剖面圖(上)和x=2 nm處的水平剖面圖(下)。圖13 28 nm pMOSFET的三維TCAD模擬 [7]Fig.13 A 3-D TCAD simulations of the 28 nm pMOSFETs

圖14 界面電荷誘導(dǎo)的閾值電壓漂移關(guān)于VGS-ΔΦms的函數(shù)[20]Fig.14 Shift in the VGS due to the interface charged traps with respect to VGS-ΔΦms

(2)

(3)

(4)

式中，Et_i為陷阱能量與本質(zhì)費(fèi)米能階的差值，k為玻爾茲曼常數(shù)，T為絕對(duì)溫度，VGS表示柵極電壓，ΔΦms表示柵極與本征硅功函數(shù)的差，Vch表示沿溝道的準(zhǔn)費(fèi)米電位變化，UT表示熱電壓。

3 小結(jié)

我們比較了不同幾何形狀和不同縮放技術(shù)的MOSFET中TID對(duì)閾值電壓漂移(ΔVth)的影響，認(rèn)為采用先進(jìn)工藝節(jié)點(diǎn)的體CMOS技術(shù)制作的芯片可能是核電廠應(yīng)急機(jī)器人的最佳選擇。注意到了柵寬和柵長(zhǎng)對(duì)器件耐輻射能力的影響在體CMOS器件和NW MOSFET器件之間、高的和低的工藝節(jié)點(diǎn)之間的不同，并從RINCE和RISCE兩方面解釋了這種區(qū)別的原因。發(fā)現(xiàn)近年來(lái)前沿的一些研究在考慮輻射效應(yīng)時(shí)，修正了負(fù)偏壓不穩(wěn)定性的影響，但是并非所有的研究者都考慮了這一效應(yīng)。介紹了具有新布局幾何形狀的MOSFET中TID對(duì)ΔVth的影響，以及鍺溝道和氮化鎵溝道MOSFET等新器件中TID對(duì)ΔVth的影響。此外，還介紹了TCAD仿真技術(shù)用于器件輻射效應(yīng)機(jī)理研究和建模驗(yàn)證的情況。這些研究可為開(kāi)發(fā)核與輻射應(yīng)急響應(yīng)與準(zhǔn)備的機(jī)器人提供基礎(chǔ)。