一種低成本帶吸收電容的防浪涌電路

孫 疊,嚴(yán)利民,賈 石,高文凱

(1.上海大學(xué)機(jī)電工程與自動(dòng)化學(xué)院,上海200444;2.上海大學(xué)微電子研究與開(kāi)發(fā)中心,上海200444)

在電路設(shè)計(jì)中,浪涌是指當(dāng)剛開(kāi)通電源的那一瞬間電源內(nèi)部產(chǎn)生的強(qiáng)力脈沖,以及電源和電路中其他部分受到的外來(lái)脈沖,包括浪涌電壓和浪涌電流[1].電路很可能在浪涌到來(lái)的瞬間遭到損壞,如PN結(jié)電容擊穿、電阻燒毀等,因此需要在電路中加入浪涌保護(hù)結(jié)構(gòu),利用其結(jié)構(gòu)中的元器件泄放、吸收或消耗浪涌能量,從而保護(hù)整個(gè)電路不受破壞[2].

目前,電路中的浪涌保護(hù)結(jié)構(gòu)主要分為被動(dòng)式和主動(dòng)式2種.被動(dòng)式通常采用二極管來(lái)泄放浪涌能量,雖然二極管體積小、響應(yīng)快,但對(duì)電路的硬件性能要求高;主動(dòng)式采用金屬-氧化物半場(chǎng)效晶體管(metal-oxide-semiconductor field-effect transistor,MOSFET)來(lái)吸收浪涌能量,雖然MOSFET結(jié)構(gòu)簡(jiǎn)單、安全等級(jí)高,但對(duì)元器件功率等級(jí)的要求高[3].目前,Texas Instruments,Maxim Integrated,Silergy Corp等國(guó)際公司均采用主動(dòng)式結(jié)構(gòu)進(jìn)行浪涌保護(hù).

本工作在主動(dòng)式的基礎(chǔ)上提出了一種低成本帶吸收電容的浪涌保護(hù)電路,將廉價(jià)的電容和電阻并聯(lián)組成吸收電路,避免了浪涌能量瞬間燒毀MOSFET情況的發(fā)生,并使用低廉小功率MOSFET替代高價(jià)大功率MOSFET,降低電路成本.如果采用同樣功率等級(jí)的功率MOSFET,所設(shè)計(jì)的電路可以大幅提升浪涌電壓等級(jí),提高整個(gè)電路的穩(wěn)定性.

1 傳統(tǒng)浪涌保護(hù)結(jié)構(gòu)

被動(dòng)式浪涌保護(hù)結(jié)構(gòu)通常采用瞬態(tài)電壓抑制(transient voltage suppressor,TVS)二極管來(lái)泄放浪涌能量[4],其具體電路結(jié)構(gòu)如圖1所示.圖1中,D1為T(mén)VS二極管,C1為吸收電容.

圖1 被動(dòng)式浪涌保護(hù)電路Fig.1 Passive surge protection circuit

在實(shí)際操作中,應(yīng)使被保護(hù)電路的最大安全允許電壓Vh高于最大箝位電壓Vref.如果采用TVS進(jìn)行浪涌保護(hù),那么Vref至少比TVS的擊穿電壓Vb大,后級(jí)電路的Vh至少大于1.5倍的Vref.理論上Vb至少是后級(jí)電路中負(fù)載的最高電壓Vs的1.2倍.假設(shè)Vs為25 V,Vb最小為30 V,通過(guò)運(yùn)算可得Vh=1.5Vb=45 V.由Vh值可使后級(jí)電路的耐壓大幅提高,而耐壓的提高必然會(huì)增加整個(gè)電路的硬件成本[5].

為了降低后級(jí)電路的硬件成本,須解決Vh比Vs高的問(wèn)題.圖2給出的由電壓檢測(cè)及驅(qū)動(dòng)電路和功率MOSFET組成的主動(dòng)式浪涌保護(hù)電路結(jié)構(gòu)是由國(guó)內(nèi)外研究機(jī)構(gòu)提出的.如圖2(b)所示,電壓檢測(cè)及驅(qū)動(dòng)電路是由運(yùn)算放大器組成的減法電路[6].

根據(jù)電路分析得到MOSFET的導(dǎo)通電壓:

在正常工作情況下,浪涌未產(chǎn)生時(shí)Vin＜Vref=30 V,Vg1=0 V,功率MOSFET的功率管Q1關(guān)閉.當(dāng)浪涌出現(xiàn)時(shí),Vin會(huì)上升,但Vg1依舊小于Vth(Vth是Q1的導(dǎo)通閾值),因此Q1仍然沒(méi)有導(dǎo)通.如果Vin繼續(xù)上升導(dǎo)致Vg1大于Vth,使得Q1導(dǎo)通,那么浪涌能量通過(guò)Q1排出,能達(dá)到浪涌保護(hù)的效果.

此方案能使Vh大幅度降低,從而降低硬件成本[7],但是這個(gè)浪涌保護(hù)結(jié)構(gòu)存在一個(gè)經(jīng)濟(jì)性的問(wèn)題,因?yàn)镼1的規(guī)格須很高才足以將瞬間的能量泄放掉,而MOSFET規(guī)格越高其制造成本也就越高[8].

圖2 主動(dòng)式浪涌保護(hù)電路結(jié)構(gòu)Fig.2 Active surge protection circuit

2 低成本帶吸收電容的防浪涌電路工作原理

針對(duì)上述傳統(tǒng)結(jié)構(gòu)存在的缺陷,本工作提出了一種能達(dá)到相同浪涌保護(hù)效果的浪涌保護(hù)電路結(jié)構(gòu).該結(jié)構(gòu)中Vh明顯降低,整個(gè)電路成本也大幅度下降.

圖3為低成本帶吸收電容浪涌保護(hù)電路結(jié)構(gòu).圖3中,電路結(jié)構(gòu)由主動(dòng)式模塊和緩沖電路組成,緩沖電路由吸收電容C2和放電電阻R1并聯(lián)構(gòu)成.低成本電容C2的作用主要是吸收部分浪涌能量,R2則是將C2上的能量慢慢釋放出去.該結(jié)構(gòu)在使Vh大幅度降低的基礎(chǔ)上采用低成本的小功率Q1吸收剩下的浪涌能量,從而降低整個(gè)電路的成本.與主動(dòng)式保護(hù)電路類似,根據(jù)電路狀態(tài)分析得到MOSFET的導(dǎo)通電壓:

從式(2)中可以得出,Vg1還與電路中吸收電容的電壓相關(guān).

圖3 低成本帶吸收電容浪涌保護(hù)電路結(jié)構(gòu)Fig.3 Low-cost surge protection circuit structure with absorption capacitance

3 仿真分析

本工作通過(guò)Saber軟件對(duì)提出的結(jié)構(gòu)進(jìn)行了仿真模擬.取C1=1μF,C2=20μF,R1=5?,Vref=20 V,Vsurge=60 V,Csurge=5.93μF,這里Vsurge、Csurge為模擬浪涌發(fā)生器的電壓、電容.仿真結(jié)果如圖4所示,其中Id是Q1流過(guò)的電流;Vc,max為電容兩端最大電壓;Vin,max為最大輸入電壓.

(1)0＜t≤t1.沒(méi)有浪涌時(shí),Vc=0 V,Vin＜Vref,Vg1=0 V,Q1處于關(guān)閉狀態(tài).當(dāng)浪涌來(lái)臨時(shí),Vin開(kāi)始上升,在Vin沒(méi)有超過(guò)Vref時(shí),Q1繼續(xù)保持不變[9].

(2)t1＜t≤t2.因?yàn)榇嬖诶擞磕芰?Vin會(huì)繼續(xù)上升,一旦Vin超過(guò)Vref,Vg1＞0,但此時(shí)Vg1-Vc＜Vth,Q1依舊沒(méi)有導(dǎo)通,Id=0 A.

圖4 低成本帶吸收電容浪涌保護(hù)電路仿真結(jié)果Fig.4 Simulation results of low-cost surge protection circuit with absorption capacitor

(3)t2＜t≤t3.Vin繼續(xù)上升,當(dāng)Vg1-Vc＞Vth時(shí),Q1導(dǎo)通,一部分浪涌能量由Q1消耗掉,一部分存儲(chǔ)到電容C2上,Id開(kāi)始上升,Vc開(kāi)始逐漸上升,Vg1也隨之上升.由于R1只有5?,瞬間放電能力很弱,R1的峰值電流相比Q1的峰值電流要小很多,故此時(shí)R1的作用可以忽略不計(jì).

(4)t3＜t≤t4.浪涌結(jié)束后,Vin和Vg1會(huì)慢慢下降,當(dāng)Vg1-Vc＜Vin時(shí),Q1關(guān)閉,Id=0 A.同時(shí)C2上的能量開(kāi)始通過(guò)R1慢慢釋放,放電時(shí)間常數(shù)T=RC=5×33×10?6=0.165 ms.

(5)t＞t4.Vin持續(xù)下降,當(dāng)Vin+Vc=Vref時(shí),Vg1=0 V,Q1繼續(xù)處于關(guān)閉狀態(tài),Id=0 A.同時(shí)C2上的能量繼續(xù)通過(guò)R1慢慢地釋放,放電時(shí)間常數(shù)T=RC.通過(guò)運(yùn)算可得邊界條件

根據(jù)電量守恒[10]

通過(guò)式(3)、(4)以及前面設(shè)定的值可以得到

由式(5)可知:假定Vref=20 V,電容C2的最小值和Vsurge成線性正比例關(guān)系;假定Vsurge=60 V,電容C2的最小值和Vref成倒數(shù)比例關(guān)系;通過(guò)數(shù)學(xué)分析可以得出把Vref設(shè)定在10～20 V之間是比較合理的結(jié)論.

由式(5)推導(dǎo)出式(6):

從而可以推導(dǎo)出C2上吸收的能量:

從式(7)可知,W與C2的容值成反比關(guān)系,因此在滿足式(5)的條件下,盡可能減小C2的容值,從而降低MOSFET吸收的浪涌能量[11].

4 實(shí)驗(yàn)結(jié)果

為了驗(yàn)證理論和仿真結(jié)果,本工作設(shè)計(jì)了一個(gè)帶吸收電容浪涌保護(hù)電路的硬件演示板(見(jiàn)圖5),電路板上的各個(gè)參數(shù)如下:MOSFET:Infeon BCS109N10NBS3,100 V/10.9?/63 A;2顆陶瓷貼片電容:Murata,GRM31CR61H106 MA12 L,10μF/50 V/X5R/1206;放電電阻:(5±1%)?.所有的初始條件(C1=1μF,C2=20μF,R1=5?,Vsurge=60 V,Vref=20 V)和Saber中仿真條件一致.

圖5 帶吸收電容浪涌保護(hù)電路硬件演示板Fig.5 Surge protection circuit hardware demo board with absorption capacitor

圖6(a)顯示不帶吸收電容的傳統(tǒng)電路測(cè)試結(jié)果,其中浪涌保護(hù)電路的電流Id峰值為19.8 A;(b)顯示帶吸收電容的新型電路測(cè)試結(jié)果.從(b)中可以看出:Vin、Vc、Id與圖4中的理論分析結(jié)果非常吻合,增加了吸收電容之后,浪涌保護(hù)電路的電流Id峰值為19.7 A.對(duì)比可以發(fā)現(xiàn),該浪涌保護(hù)電流的Id峰值在增加了吸收電容之后只變化了0.5%,可見(jiàn)增加吸收電容C2,對(duì)Id峰值的影響可以忽略不計(jì).

圖6 浪涌保護(hù)電路測(cè)試結(jié)果Fig.6 Test results of surge protection circuit

從圖6(a)中可以看出,Q1吸收的能量近似為E=(VrefId,max×50μs)/2=6.6 mJ,其中Id,max為最大保護(hù)電流.(b)增加C2后,由于C2的電壓為10.3 V,吸收了1.06 mJ能量,從而Q1吸收的能量就降低了16%.假設(shè)C2=10.9μF,當(dāng)其電壓值達(dá)到20 V時(shí),將有2.18 mJ的能量被C2吸收,這樣Q1吸收的能量將相應(yīng)降低33%.

上述實(shí)驗(yàn)結(jié)果表明:當(dāng)如(b)所示增加C2之后,新型電路可以在浪涌瞬間顯著吸收浪涌能量,大幅提高浪涌電壓等級(jí)[12];廉價(jià)的電容和電阻組成的吸收回路可以大幅降低電路結(jié)構(gòu)對(duì)Q1性能的要求,從而使得整個(gè)浪涌保護(hù)電路的成本顯著降低.

5 結(jié)束語(yǔ)

本工作提出了一種低成本的帶吸收電容浪涌保護(hù)電路.通過(guò)理論分析、軟件仿真以及實(shí)驗(yàn)測(cè)試發(fā)現(xiàn),在該電路結(jié)構(gòu)中加入緩沖電阻-電容電路(resistor-capacitance circuit)網(wǎng)絡(luò)可以大幅降低后級(jí)電路最大安全允許電壓,并且可以降低電路結(jié)構(gòu)對(duì)MOSEFT的功率要求,從而降低浪涌保護(hù)電路的成本,提高電路的可靠性,具有實(shí)際推廣應(yīng)用價(jià)值.