基于國產(chǎn)FPGA的DSB調(diào)制解調(diào)系統(tǒng)

沈志昕 潘欣裕 湯豪杰 潘威 陳昊 郁凱

摘 要：文中主要介紹了基于國產(chǎn)FPGA的軟件無線電發(fā)射和接收系統(tǒng)，通過A/D采集音頻信號將數(shù)據(jù)傳至FPGA進(jìn)行DSB調(diào)制，接收部分將DSB信號采集傳至FPGA進(jìn)行DSB解調(diào)。除硬件A/D，D/A模塊外，其余模塊均由FPGA通過算法完成，實(shí)現(xiàn)了以軟件為主體的無線電通信系統(tǒng)。

關(guān)鍵詞：軟件無線電;FPGA;DSB;通信;A/D;D/A

中圖分類號：TP393;TN941.4文獻(xiàn)標(biāo)識碼：A文章編號：2095-1302（2020）11-00-04

0 引 言

如今，各種新標(biāo)準(zhǔn)和協(xié)議都在不斷發(fā)布，如果以硬件設(shè)備來進(jìn)行改造，改造成本將大幅上升，并降低系統(tǒng)靈活性，導(dǎo)致系統(tǒng)在未來升級時(shí)遇到更大的障礙[1]，因此迫切需要一種可支持和更新不同標(biāo)準(zhǔn)和協(xié)議的無線電系統(tǒng)，軟件無線電的概念由此誕生。

軟件無線電目前的正式稱謂為軟件定義的無線電（Software Definition Radio，SDR），顧名思義，是用現(xiàn)代化軟件來操縱、控制傳統(tǒng)的“純硬件電路的無線通信”[2]。其基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺為依托，通過軟件編程來實(shí)現(xiàn)無線電臺的各種功能，將設(shè)計(jì)者從基于硬件、面向用途的電臺設(shè)計(jì)方法中解放出來[3]。軟件無線電硬件設(shè)備具有拓展性強(qiáng)、開放性好以及兼容性佳等優(yōu)勢，能夠完全滿足當(dāng)今社會中的各項(xiàng)軟件無線電指標(biāo)，延長無線電廣播的使用壽命[4]。

從簡單的層面而言，軟件定義的無線電是一種設(shè)備，其中天線分別連接模數(shù)轉(zhuǎn)換器或數(shù)模轉(zhuǎn)換器，用于接收、發(fā)送信息。系統(tǒng)的其余部分為數(shù)字模式，基于FPGA、DSP和ASIC等器件，具有較好的靈活性，重新配置也更方便[5]。

本文設(shè)計(jì)的基于國產(chǎn)FPGA的軟件無線電調(diào)制和解調(diào)系統(tǒng)基于FPGA的特性實(shí)現(xiàn)調(diào)制解調(diào)方式的可變性。

1 DSB調(diào)制與解調(diào)原理

1.1 DSB調(diào)制原理

DSB（Double Side Band，DSB）信號是抑制載波的雙邊帶調(diào)制信號。由于不發(fā)送載波信號，故對于DSB信號而言其包絡(luò)的變化就反映了調(diào)制信號絕對值的變化情況，當(dāng)調(diào)制信號過零點(diǎn)時(shí)，相位突變。由普通調(diào)幅波（AM）的功率關(guān)系可知，2/3的載波信號中不含任何有效的通信信息，導(dǎo)致發(fā)射功率被浪費(fèi)。為了克服此缺點(diǎn)，提高設(shè)備的功率利用率，因此選擇不發(fā)送載波只發(fā)送邊帶信號，以抑制載波雙邊帶調(diào)幅波[6]，其數(shù)學(xué)表達(dá)式為：

式中：V0為載波振幅;Ω為調(diào)制信號的頻率;ω0為載波頻率。

DSB調(diào)制原理如圖1所示。

1.2 DSB解調(diào)原理

抑制載波的雙邊帶信號和單邊帶信號因其波形包絡(luò)不直接反映調(diào)制信號的變化規(guī)律，因此不能用包絡(luò)檢波器解調(diào)。又因其頻譜中無載波分量，因此在解調(diào)時(shí)必須在檢波器輸入另一個(gè)與發(fā)射載波同頻同相并保持同步變化的參考信號。此參考信號與調(diào)幅信號共同作用于非線性器件電路，經(jīng)過頻率變換和低通濾波后輸出調(diào)制信號。

將DSB信號與本地同步信號相乘，結(jié)果為：

低通濾波后，濾除高頻分量后得到低頻信號：

式中：V1為載波振幅;V0為DSB信號的振幅;Ω為調(diào)制信號的頻率;ψ為同步信號與載波的相位差。

DSB解調(diào)的原理如圖2所示。

2 系統(tǒng)整體設(shè)計(jì)

本系統(tǒng)由發(fā)送和接收兩部分組成，其中發(fā)送部分由國產(chǎn)FPGA EG4S20核心板，高速A/D、D/A模塊，麥克風(fēng)模塊以及天線發(fā)送裝置組成;接收部分由EG4S20核心板，高速A/D、

D/A模塊，音箱以及天線接收模塊組成。麥克風(fēng)接收外來聲源產(chǎn)生電平信號，通過A/D模塊量化后傳入EG4S20核心板進(jìn)行DSB調(diào)制，然后將調(diào)制后的數(shù)據(jù)傳至D/A模塊發(fā)送，將天線與D/A輸出相連，通過天線發(fā)送調(diào)制信號。接收部分通過天線接收裝置接收外來信息，由A/D模塊采集傳送至EG4S20核心板解調(diào)，再經(jīng)D/A模塊通過音箱播放。

除A/D，D/A外，系統(tǒng)其余功能都用軟件實(shí)現(xiàn)，以ALOGIC科技的TD作為開發(fā)環(huán)境，由FPGA實(shí)現(xiàn)數(shù)據(jù)格式轉(zhuǎn)換、低通濾波等功能。DSB發(fā)射和接收系統(tǒng)框圖如圖3所示。

2.1 A/D模塊與D/A模塊

AD9280是一款單通道8位32 MS/s模數(shù)轉(zhuǎn)換器。本項(xiàng)目通過FPGA與其I/O相連，可達(dá)到24 MS/s的采樣率，對于音頻信號而言，完全滿足奈奎斯特采樣定律。FPGA將信號調(diào)制后，再通過I/O傳至D/A模塊發(fā)送。當(dāng)AD9280模擬輸入端接-5 ～5 V變化的正弦波電壓信號時(shí)，其轉(zhuǎn)換后的數(shù)據(jù)也成正弦波波形變化，轉(zhuǎn)換波形如圖4所示。

由此可得模擬信號與數(shù)字信號的表達(dá)式：

式中：Vanalog為輸入信號的振幅;Vdigital為A/D量化的數(shù)字量。

AD9708是一款數(shù)字信號轉(zhuǎn)模擬信號器件，內(nèi)部未集成DDS，但可以通過控制AD9708的輸入數(shù)據(jù)使其模擬DDS的功能。圖5所示為AD9708的輸入數(shù)據(jù)和輸出電壓值按照正弦波變化的波形圖。

由此可得數(shù)字信號與模擬信號的表達(dá)式：

式中：Vdigital為D/A輸入的數(shù)字量;Vanalog為輸出模擬電壓振幅。

FPGA可通過A/D模塊、D/A模塊與外界通信，其余工作都由FPGA完成。A/D模塊與D/A模塊原理如圖6、圖7所示。

2.2 載波產(chǎn)生方式

在進(jìn)行DSB調(diào)制時(shí)，除了采集的音頻信號外還需要正弦波作為載波，高頻載波通過FPGA產(chǎn)生。在工程應(yīng)用中，采用數(shù)模轉(zhuǎn)換器DAC主控制芯片F(xiàn)PGA產(chǎn)生的數(shù)字波形信號通過數(shù)模轉(zhuǎn)換芯片以及信號調(diào)理電路輸出高精度的方波、正弦波及幅值較高的模擬信號[7]。

本工程中正弦波的頻率為：

式中：fs為載波頻率;CLK為ROM的輸入時(shí)鐘;n為時(shí)鐘的分頻系數(shù)。

2.3 低通濾波模塊

數(shù)字濾波器主要由數(shù)字乘法器、加法器、延時(shí)電路等構(gòu)成，其為一個(gè)數(shù)字信號處理器。數(shù)字濾波通過將數(shù)字信號采取一定的運(yùn)算邏輯對其進(jìn)行轉(zhuǎn)變，同時(shí)對某些頻率進(jìn)行消除或提升分頻率的相對占有比，以此實(shí)現(xiàn)消除干擾頻率的目的[8]。若采用通用的計(jì)算機(jī)，編寫程序即可完成對信號的處理，但速度較慢;若采用專用的計(jì)算機(jī)，其芯片是根據(jù)固定計(jì)算方法制成的一種集成電路，連接信號后即可完成對信號的處理，速度較快，但處理方式無法更改;若采用可編程的計(jì)算機(jī)芯片，則既可以編寫不同程序以達(dá)到處理方式的多樣化，又具有較快的處理速度，因此是目前市場中應(yīng)用最為廣泛的方式[9]。本工程采用MATLAB的FDATOOL工具設(shè)計(jì)了FIR低通濾波器。FIR數(shù)字濾波器無反饋回路，所以是一個(gè)穩(wěn)定的系統(tǒng)，且具有較精準(zhǔn)的線性相位[10]。利用MATLAB設(shè)計(jì)的FIR濾波器參數(shù)設(shè)置界面如圖8所示。

FIR濾波器具有較好的線性相位，在使用窗函數(shù)設(shè)計(jì)時(shí)選用漢明窗。漢明窗的幅頻特性是旁瓣衰減較大，主瓣峰值與第一個(gè)旁瓣峰值衰減可達(dá)43 dB，符合項(xiàng)目需求。Fs為采樣頻率，本項(xiàng)目中頻率為24 MHz，F(xiàn)c為截止頻率，考慮到本項(xiàng)目的載波頻率高于500 kHz，所以截止頻率設(shè)定為100 kHz。

2.4 FPGA系統(tǒng)簡述

FPGA是在PAL，GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

SparkRoad‐V開發(fā)板以上海安路科技的EG4S20BG256為核心，板載外設(shè)豐富，集成 JTAG 仿真器，只需一根USB電纜即可開發(fā)。FPGA開發(fā)板如圖9所示。

3 系統(tǒng)測試

系統(tǒng)采用5 V/1 A單電源供電，以保證射頻信號的功率處于安全范圍內(nèi)。將系統(tǒng)配置完成后采用信號發(fā)生器產(chǎn)生頻率為20 kHz的正弦信號模擬語音信號，再經(jīng)過A/D采集后傳至FPGA進(jìn)行DSB調(diào)制，載波頻率為984 kHz，之后將調(diào)制好的信號通過D/A傳至天線。DSB調(diào)制波形如圖10所示。

將接收的DSB信號經(jīng)A/D采集后傳至FPGA進(jìn)行相干解調(diào)，經(jīng)過FIR低通濾波器后實(shí)現(xiàn)調(diào)制信號還原，由D/A輸出至喇叭播放。DSB解調(diào)波形如圖11所示，雖然有傳輸噪聲的影響，但仍然能夠較為理想地還原調(diào)制信號。

將麥克風(fēng)接入調(diào)制系統(tǒng)，用收音機(jī)接收信號。經(jīng)過多次試驗(yàn)，發(fā)現(xiàn)在500 kHz～10 MHz頻率范圍內(nèi)，可從收音機(jī)接收到清晰的語音信號。將已調(diào)信號接入解調(diào)系統(tǒng)，將D/A模塊與喇叭相連，同樣能夠播放出清晰的語音信號。

4 結(jié) 語

本項(xiàng)目利用轉(zhuǎn)換模塊與FPGA制作了DSB調(diào)制和解調(diào)系統(tǒng)，經(jīng)過實(shí)驗(yàn)?zāi)茌^好地將信號發(fā)送，并將信號從調(diào)制信號中解調(diào)。本系統(tǒng)可以在500 kHz～10 MHz頻率范圍內(nèi)發(fā)射，效果良好。

參考文獻(xiàn)

[1]富婕.淺析軟件無線電的體系結(jié)構(gòu)及應(yīng)用[J].科技風(fēng)，2019，32（22）：182.

[2]王珂.軟件無線電的關(guān)鍵技術(shù)及其應(yīng)用[J].通信與信息技術(shù)，2011，41（1）：51-54.

[3]陶玉柱，胡建旺，崔佩璋.軟件無線電技術(shù)綜述[J].通信技術(shù)，2011，44（1）：37-39.

[4]張煒.無線電廣播中軟件無線電技術(shù)的應(yīng)用[J].科技資訊，2018，16（25）：20-21.

[5] Dan Clement.軟件定義的無線電提供IoT遠(yuǎn)程聯(lián)接[J].傳感器世界，2019，25（9）：33-35.

[6]嚴(yán)國萍.通信電子線路[M].北京：科學(xué)出版社，2015：142-155.

[7]賈興中，張凱華，任勇峰.基于FPGA的多通道模擬信號源設(shè)計(jì)[J].電子器件，2015，38（3）：576-581.

[8]郝娟，徐沛文.MATLAB在FIR數(shù)字帶通濾波器設(shè)計(jì)中的應(yīng)用[J].電腦與電信，2011，17（3）：49-51.

[9]張倩倩，韓佳瑋.基于FPGA的FIR數(shù)字濾波系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].信息通信，2019，33（9）：37-39.

[10]胡凱翔，李長星，楊飛.基于FPGA的改進(jìn)式FIR數(shù)字濾波器設(shè)計(jì)[J].工業(yè)控制計(jì)算機(jī)，2019，32（12）：28-29.