基于FPGA 高分辨率高幀頻CMOS 相機(jī)設(shè)計(jì)

殷紅 中海油天津化工研究設(shè)計(jì)院有限公司

隨著時(shí)代經(jīng)濟(jì)的發(fā)展，中國的科學(xué)技術(shù)發(fā)展速度也在逐年提升，COMS 傳感器的性能指標(biāo)也隨著集成電路設(shè)計(jì)技術(shù)的發(fā)展和相關(guān)工藝水平的提升取得了較大的進(jìn)步，與現(xiàn)階段被廣泛應(yīng)用的CCD 技術(shù)有了一爭之力。在高幀頻相機(jī)的研究過程中，相機(jī)的重量、成本和體積都是設(shè)計(jì)過程中要考慮的重點(diǎn)因素，COMS 技術(shù)作為輕量化相機(jī)的設(shè)計(jì)有著較大的應(yīng)用空間和良好的發(fā)展趨勢，現(xiàn)在COMS 高幀頻相機(jī)在實(shí)際的設(shè)計(jì)過程中要面臨的問題除了工藝水平的進(jìn)步和完善還有COMS 的時(shí)序設(shè)計(jì)。

一、系統(tǒng)設(shè)計(jì)

數(shù)碼相機(jī)上的COMS 一般指感光元器件,CMOS 有低驅(qū)動(dòng)電壓的特性可以使產(chǎn)品比較省電，在使用的過程中由于COMS 面積可以制造得比較大，COMS 的缺點(diǎn)在于躁點(diǎn)比較顯著，但是如果在設(shè)計(jì)過程中采用高性能的圖像處理芯片可以改善這個(gè)問題。佳能系列的高端DC 就是COMS 在高端應(yīng)用的例子。高幀頻COMS 相機(jī)在設(shè)計(jì)的過程中主要包括電源模塊、主控FPGA、FPGA 電路配置、緩存電路、通訊接口、LVDS 接口電路和COMS 圖像傳感器。在實(shí)際的使用國策還能夠中FPGA 通過通訊接口來控制CMOS 高幀頻相機(jī)進(jìn)行工作，F(xiàn)PGA 接受CMOS 高幀頻相機(jī)的圖像數(shù)據(jù)進(jìn)行處理，調(diào)整處理完畢后再進(jìn)行緩存，然后將CMOS 圖像數(shù)據(jù)發(fā)往LVDS 接口電路，最后通過顯示系統(tǒng)對LVDS 數(shù)據(jù)進(jìn)行轉(zhuǎn)換，對拍攝的圖像進(jìn)行顯示。以上就是COMS 高幀頻相機(jī)的系統(tǒng)工作原理。

二、硬件設(shè)計(jì)

COMS 高幀頻相機(jī)的硬件設(shè)計(jì)一般由涼快PCB 板構(gòu)成，其分別為焦平面板和控制處理板，在設(shè)計(jì)過程中一般會(huì)在傳感器上放置COMS 芯片或者其他器件，在控制面板社 放置電源電路，焦平面板和控制處理板的常見設(shè)計(jì)思路如下：

1.焦平面板

在設(shè)計(jì)過程中雖然會(huì)使用COMS 圖像傳感器，但是隨著技術(shù)的進(jìn)步COMSIS 公司推出的圖像傳感器也有不同的型號，常用的大面陣圖像傳感器的像元尺寸一般為6.4 m*6.4 m，圖像輸出的格式一般為12bit 的Bayer 格式，在使用過程中全幀輸出可以高達(dá)30fps，其LVDS 數(shù)據(jù)通道可以達(dá)到480MHz 的高速。

2.控制處理板

因?yàn)槭褂铆h(huán)境的影響在主控設(shè)計(jì)的過程中會(huì)使用輕量化的電子學(xué)設(shè)計(jì)，同時(shí)在設(shè)計(jì)過程中一直進(jìn)行降低能耗的研究。在COMS 高幀頻相機(jī)的設(shè)計(jì)過程中一般會(huì)通過選擇表貼器件和高密度微型度電連接起來達(dá)到輕量化和小型化的目標(biāo)。為了降低在使用過程中的電路板的尺寸會(huì)在設(shè)計(jì)中選擇降低電路板連接器的數(shù)量，使用撓板連接控制處理板和焦平面板。例如在實(shí)際設(shè)計(jì)過程中一般使用150g 的撓板連接652mm 的COMS 焦平面板和100mm*80mm 的控制處理板。

三、FPGA 電路實(shí)現(xiàn)

將FPCA 電路在COMS 高幀頻相機(jī)的應(yīng)用過程中其主要可以分為RS422 通訊模塊、系統(tǒng)控制模塊、SPI 控制模塊、LVDS 圖像輸出與校正模塊和圖像讀出模塊這5 個(gè)工作模塊，具體的應(yīng)用方法如下所示：

1.通訊

在COMS 高幀頻相機(jī)的設(shè)計(jì)過程中“如何提高傳輸數(shù)據(jù)的準(zhǔn)確性？”是主要的研究方向，在傳輸過程中產(chǎn)生的誤碼對后期的順利成像有較大的負(fù)面影響。本次設(shè)計(jì)中所使用的RS422 通訊模塊具有8倍波特率的采樣數(shù)據(jù)速度，在傳輸過程中每幀數(shù)據(jù)的傳輸頻率可以達(dá)到6250Hz，傳輸時(shí)間可以達(dá)到160 s。在傳輸過程中RS422 通訊模塊可以對串行數(shù)據(jù)進(jìn)行實(shí)時(shí)監(jiān)測，以此來降低 傳輸過程中誤碼傳輸?shù)陌l(fā)生率。

2.系統(tǒng)控制

FPCA 一般在系統(tǒng)模塊中對COMS 發(fā)送時(shí)序指令，以此來對COMS 高幀頻相機(jī)的工作狀態(tài)進(jìn)行控制。

3.SPI 控制

在運(yùn)轉(zhuǎn)過程中CMV20000 一般會(huì)通過SPI 接口對內(nèi)部寄存器進(jìn)行控制，以此對COMS 工作模式的初始化操作進(jìn)行控制，常見的控制命令有序偏置、增益、開創(chuàng)等等。FPCA 會(huì)在上電后輸出SPI 串行數(shù)據(jù)，以SPI 為配合裝置進(jìn)行COMS 內(nèi)部數(shù)據(jù)和寄存器的修改。在COMS 的使用過程中，一條完整的數(shù)據(jù)一般具有16 位，讀操作一般用首位的“0”來表示，寫操作一般用“1”表示，2-8 位的地址在使用過程中可以對所有的128 位寄存器進(jìn)行定位，9-16 位置的數(shù)據(jù)可以根據(jù)實(shí)際的手冊設(shè)計(jì)完成所需要的配置。

4.LVDS 圖像輸出與校正模塊

COMS 因?yàn)樵谠O(shè)計(jì)過程中使用CMV20000 的原因，在使用過程中輸出的LVDS 數(shù)據(jù)高達(dá)480Mbps,在設(shè)計(jì)中的重要設(shè)計(jì)內(nèi)容是要對齊LVDS 數(shù)據(jù)通道和數(shù)據(jù)時(shí)鐘的相對位置，因?yàn)槠鋵笃诘某上褓|(zhì)量有直接影響。在設(shè)計(jì)過程中沒有對齊LVDS 數(shù)據(jù)通道和

LVDS 數(shù)據(jù)時(shí)鐘的相對位置對后期成像質(zhì)量有負(fù)面影響的同時(shí)還會(huì)提升誤碼的發(fā)生率，因此在設(shè)計(jì)過程中需要通過相應(yīng)的訓(xùn)練模式進(jìn)行數(shù)據(jù)位的矯正，在采樣的過程中要以與數(shù)據(jù)眼圖的正中央對應(yīng)為檢驗(yàn)原則。在設(shè)計(jì)過程中數(shù)據(jù)寬度為12 位的COMS 不能直接采用自帶的ISERDES 模塊，因此要根據(jù)使用FPGAS 內(nèi)部的IDELAY 對動(dòng)態(tài)功能進(jìn)行調(diào)整。在校正過程中要進(jìn)行跳轉(zhuǎn)校正、位校正、字校正等多個(gè)環(huán)節(jié)校正，要根據(jù)實(shí)際的使用需求進(jìn)行校正流程的設(shè)置，降低設(shè)計(jì)問題的同時(shí)提高COMS 高幀頻相機(jī)的使用效果。

5.圖像讀出模塊

經(jīng)過校正后數(shù)九通道輸出的圖像數(shù)據(jù)不連續(xù)是正?，F(xiàn)象，在使用的過程中圖像數(shù)據(jù)需要在FPGA 儲(chǔ)存器中進(jìn)行緩存，然后根據(jù)時(shí)序進(jìn)行數(shù)據(jù)拼接，數(shù)據(jù)拼接后一般會(huì)在SDRAM 中緩存等待進(jìn)一步的處理，處理成像后由顯示器進(jìn)行顯示。

四、實(shí)際檢驗(yàn)

在上述的設(shè)計(jì)過程中，通過對COMS 高幀頻相機(jī)的軟硬件調(diào)整設(shè)計(jì)，實(shí)現(xiàn)了FPGA 為核心的COMS 高幀頻設(shè)計(jì)，在實(shí)際的設(shè)計(jì)過程中預(yù)期的效果是其能夠完成對圖像數(shù)據(jù)的接收、緩存、拼接和發(fā)送功能。在本次設(shè)計(jì)中COMS 高幀頻相機(jī)的傳輸速度可以達(dá)到480Mbps，成像分辨率高達(dá)1520*3840，在使用過程中圖像可以通過傳輸接口傳輸?shù)接?jì)算機(jī)成像。在實(shí)際檢驗(yàn)的過程中會(huì)對其具體的成像效果進(jìn)行檢驗(yàn)。通過檢驗(yàn)，本次設(shè)計(jì)實(shí)現(xiàn)了以FPGA 為核心的高分辨率COMS 高幀率相機(jī)的設(shè)計(jì)，而且成像后的分辨率有所提升，此次實(shí)驗(yàn)方法值得進(jìn)一步的實(shí)驗(yàn)完善。

五、結(jié)束語

在本次研究過程主要研究FPGA 為核心的COMS 高幀頻相機(jī)的設(shè)計(jì)過程，在設(shè)計(jì)的過程中降低CDD 高幀頻相機(jī)的重量的同時(shí)提升傳輸速度，通過實(shí)際檢驗(yàn)，在COMS 高幀頻相機(jī)的設(shè)計(jì)過程中使用FPDA 技術(shù)在提高系統(tǒng)集成度的同時(shí)可以提高成像的分辨率，F(xiàn)PGA 高分辨率高幀頻COMS 相機(jī)在未來有較大的發(fā)展空間。