基于網(wǎng)芯一號處理器的應用系統(tǒng)設計與實現(xiàn)

高飛

摘要：網(wǎng)芯一號處理器是我國自主研制的一款高性能通信處理器芯片，主要面向網(wǎng)絡安全和移動智能終端領域，集成2個GS264處理器核，最高工作主頻800 MHz，包含PCIE，SATA，DDR3等多種接口。基于處理器設計了一套完整的應用系統(tǒng)，對硬件和軟件設計的關鍵技術進行了闡述，結(jié)合實例對網(wǎng)芯一號處理器進行了功能和性能驗證。實驗結(jié)果表明，網(wǎng)芯一號處理器可以滿足通信設備對處理器的需求，具有廣泛的應用前景。

關鍵詞：網(wǎng)芯一號處理器；自主可控；開發(fā)系統(tǒng)

中圖分類號：TN915.142文獻標志碼：A文章編號：1008-1739（2020）14-54-4

0引言

近年來，隨著信息技術的迅猛發(fā)展，各種網(wǎng)絡安全風險問題接踵而至。由于我國信息技術研發(fā)生產(chǎn)能力較為薄弱，大量采用國外軟硬件產(chǎn)品[1]，這些產(chǎn)品通常都被境外別有用心的國家和組織留下后門及系統(tǒng)漏洞，或注入了惡意程序，隨時可以侵入我國信息系統(tǒng)實施信息盜取和破壞[2]。美國的斯諾登事件更讓我們意識到，國家的信息化及其安全體系必須搭建在我國自主知識產(chǎn)權(quán)的產(chǎn)品基礎之上。

處理器是通信設備的核心部件之一[3]，如果采用自主研制的芯片，將大大提高設備的自主可控性。網(wǎng)芯一號處理器是我國自主研制的一款高性能通信處理器芯片，具有性能指標高、環(huán)境適應性強和功耗低等特點，可以作為通信設備的處理器使用。

本文基于網(wǎng)芯一號處理器設計了一套完整的應用系統(tǒng)，并結(jié)合實例對網(wǎng)芯一號處理器的功能和性能進行了驗證，為該處理器的推廣應用奠定技術基礎。

1網(wǎng)芯一號處理器

網(wǎng)芯一號處理器是我國自主研制的一款高性能雙核通信處理器芯片，主要面向網(wǎng)絡安全和移動智能終端領域。網(wǎng)芯一號處理器集成了2個GS264處理器核，芯片外圍接口包含PCIE2.0、SATA2.0、USB2.0、64位DDR2/3、IIC及SPI等多種I/O接口。

網(wǎng)芯一號處理器的結(jié)構(gòu)如圖1所示。一級交叉開關連接2個處理器核、2個二級Cache以及IO子網(wǎng)絡（Cache訪問路徑）。二級交叉開關連接2個二級Cache、內(nèi)存控制器、啟動模塊（SPI或者LIO）及IO子網(wǎng)絡（Uncache訪問路徑）。IO子網(wǎng)絡連接一級交叉開關，以減少處理器訪問延遲。IO子網(wǎng)絡中包括需要DMA的模塊（PCIE、GMAC、SATA、USB、HDA/I2S、NAND、SDIO、DC、GPU、VPU、CAMERA和加解密模塊）和不需要DMA的模塊，需要DMA的模塊可以通過Cache/Uncache方式訪問內(nèi)存。

網(wǎng)芯一號處理器集成2個GS264處理器核，兼容MIPS64 R2體系結(jié)構(gòu)，一級指令緩存為32 KB，一級數(shù)據(jù)緩存為32 KB，二級緩存共享1 MB，包含了1個全流水的64位雙精度浮點乘加部件，通過目錄協(xié)議維護I/O DMA訪問的Cache一致性，峰值運算速度可達8 GFlops。

網(wǎng)芯一號處理器的最高工作主頻為800 MHz，典型功耗為5 W，支持動態(tài)降頻降壓，操作系統(tǒng)可以利用這個特性根據(jù)負載情況改變處理器工作頻率，從而實現(xiàn)降低功耗的目的。該處理器的工作溫度范圍是-40～85℃，可以滿足通信設備在惡劣環(huán)境下工作的需求。

2系統(tǒng)設計

2.1硬件設計

網(wǎng)芯一號處理器對外提供多種系統(tǒng)IO接口，為便于開發(fā)人員評估該處理器的功能和性能，應用系統(tǒng)對網(wǎng)芯一號處理器的多種接口進行了設計實現(xiàn)，系統(tǒng)組成框圖如圖2所示。

應用系統(tǒng)以網(wǎng)芯一號處理器為核心，主要由存儲器、高速接口及低速接口等組成。

①存儲器：應用系統(tǒng)的存儲器包含DDR3 SDRAM模塊、大容量存儲器及BIOS存儲器。其中，DDR3 SDRAM模塊主要用于數(shù)據(jù)存儲及暫存CPU指令執(zhí)行過程中所產(chǎn)生或調(diào)用的各種數(shù)據(jù)結(jié)構(gòu)，選用4片單芯片容量為1 GB的DDR3顆粒設計，與處理器的DDR3 SDRAM接口直接連接，組成數(shù)據(jù)寬度64位、容量4 GB的數(shù)據(jù)運行空間；大容量存儲器采用具有SATA接口的rSSD芯片設計，與處理器的SATA接口直接連接，可提供8 GB的數(shù)據(jù)存儲空間；BIOS存儲器主要用于存儲處理器的啟動代碼，包含處理器核配置和BIOS運行環(huán)境，采用1 MB容量的SPI接口NOR Flash設計。

②高速接口：應用系統(tǒng)的高速接口部分包含PCIE接口和RGMII接口。其中，PCIE接口連接2個PCIE接口的以太網(wǎng)控制器，RGMII接口連接2個RGMII接口的以太網(wǎng)PHY芯片。高速接口部分總共對外提供4路100/1 000 Mbit/s以太網(wǎng)接口，可以充分驗證處理器的數(shù)據(jù)處理能力。

③低速接口：網(wǎng)芯一號處理器集成了多種低速IO接口，包括IIC及SPI等。為驗證這些IO接口的功能，應用系統(tǒng)設計了多個IO接口芯片應用電路。其中，SPI接口設計采用多種SPI接口的存儲器電路，IIC接口設計采用IIC接口的測溫芯片電路和實時時鐘芯片電路，便于開發(fā)人員進行開發(fā)驗證。

2.2軟件設計

應用系統(tǒng)的軟件設計包含BIOS軟件設計和操作系統(tǒng)設計2個部分。其中，BIOS軟件采用MIPS架構(gòu)的通用啟動固件PMON，操作系統(tǒng)軟件采用中標麒麟操作系統(tǒng)。

（1）BIOS軟件設計

PMON是MIPS架構(gòu)處理器最常用的啟動固件，兼有啟動加載（Bootloader）和基本輸入輸出系統(tǒng)的功能[4]。PMON功能強大而豐富，包括硬件初始化、操作系統(tǒng)引導、硬件測試及程序調(diào)試等功能，提供多種加載操作系統(tǒng)的方式，可從硬盤、網(wǎng)絡和U盤等多種媒介加載系統(tǒng)，具有對內(nèi)存、串口、網(wǎng)絡及硬盤等外設的基本測試功能。此外，PMON還內(nèi)置了一個調(diào)試器，可以對加載的程序進行單步跟蹤、設置斷點等調(diào)試，并且支持軟件在線升級。PMON占用資源少，僅需要串口、512 KB ROM和128 KB RAM即可實現(xiàn)全部特性[5]。PMON初始化流程如圖3所示。針對網(wǎng)芯一號處理器的特點和應用系統(tǒng)的硬件電路配置，對PMON進行了系統(tǒng)的適配開發(fā)。經(jīng)過適配，PMON可以在網(wǎng)芯一號處理上正常運行，并可以引導操作系統(tǒng)，PMON啟動圖如圖4所示。

（2）操作系統(tǒng)設計

中標麒麟操作系統(tǒng)基于LINUX內(nèi)核，包含進程管理、存儲管理、設備管理、文件系統(tǒng)管理、網(wǎng)絡協(xié)議及系統(tǒng)應用等幾個部分[6]，具備多核和多進程支持能力，在應用層配套有較成熟的多款軟件產(chǎn)品。針對網(wǎng)芯一號處理器的特點和應用系統(tǒng)的硬件電路配置，在網(wǎng)芯一號處理器的基礎上適配了中標麒麟操作系統(tǒng)，開發(fā)了包含PCIE、RGMII、IIC、SPI和UART在內(nèi)的多款驅(qū)動程序，對網(wǎng)芯一號處理器的各種接口進行了功能驗證。

3系統(tǒng)實現(xiàn)

為便于網(wǎng)芯一號處理器的應用推廣，應用系統(tǒng)采用核心模塊+底板的組合形式。核心模塊包含網(wǎng)芯一號處理器及存儲器等最小系統(tǒng)電路，處理器的接口信號對外引出。核心模塊通用性強，對外的接口信號基本滿足通信裝備對處理器的接口信號需求。當開發(fā)人員完成對網(wǎng)芯一號處理器的功能和性能評估后，可直接將核心模塊安裝到實際設備中。底板對核心模塊提供的接口信號進行了電路設計實現(xiàn)，考慮到實際工程應用，底板對核心模塊的對外接口信號進行了電路實現(xiàn)，包括千兆以太網(wǎng)、串口、USB、溫度傳感器、ITC及SPI存儲器等多種接口電路。應用系統(tǒng)的外觀圖如圖5所示，所有接口電路均可直接應用到實際工程中，大大減少了開發(fā)人員的重復勞動，具有較強的指導意義。

為驗證網(wǎng)芯一號處理器的接口能力，對開發(fā)系統(tǒng)的各個接口進行了功能測試，測試結(jié)果如圖6～圖9所示。

為測試網(wǎng)芯一號處理器的數(shù)據(jù)處理能力，利用SFTP服務器對開發(fā)系統(tǒng)的千兆以太網(wǎng)接口進行了性能測試，傳輸文件大小為957.8 MB，傳輸速率可達11 796.77 KB/s，測試結(jié)果如圖10所示。

測試結(jié)果表明，網(wǎng)芯一號處理器數(shù)據(jù)處理能力強、接口種類豐富，可以滿足通信設備對處理器的需求，具有廣泛的應用前景。

4結(jié)束語

本文對網(wǎng)芯一號處理器的技術特點進行了介紹，基于該處理器設計了一套完整的應用系統(tǒng)，對硬件和軟件設計的關鍵技術進行了闡述，并結(jié)合實例對網(wǎng)芯一號處理器進行了功能和性能驗證。驗證結(jié)果表明，網(wǎng)芯一號處理器處理能力強、接口種類豐富，可以作為通信設備的處理器使用，大大提高設備的自主可控度，具有廣泛的市場應用前景。

參考文獻

[1]朱旭斌，張偉，張皓東.航天關鍵元器件自主可控需求工作思考[J].航天標準化，2013（3）：26-28.

[2]楊晨，商熵.自主可控是實現(xiàn)安全的必由之路[J].信息安全與通信保密，2014（2）：20-21.

[3]芮雪，王亮亮，楊琴.國產(chǎn)處理器研究與發(fā)展現(xiàn)狀綜述[J].現(xiàn)代計算機（專業(yè)版），2014（8）：15-19.

[4]李雷，鄭為民，劉金剛.基于PMON的龍芯BIOS初始化及VGA BIOS模擬器[J].計算機工程，2009，35（1）：204-206.

[5]張菊莉，張君毅，孟小鎖.基于龍芯2F架構(gòu)的PMON分析與優(yōu)化[J].現(xiàn)代電子技術，2011，34（2）：19-21.

[6]徐海亞，趙增基，朱波，等.基于中標麒麟的POWERLINK節(jié)點實時性解決方法[J].火力與指揮控制，2014，39（5）：164-167.