可編程寬帶噪聲干擾源設(shè)計*

陳帥霖，陳 煒，呂 芳，劉 坤，劉滿國，閆小東

(1 西安現(xiàn)代控制技術(shù)研究所, 西安 710065； 2 93811部隊, 蘭州 730000)

0 引言

為驗證多個項目中雷達(dá)導(dǎo)引頭的抗干擾性能，并方便在內(nèi)場與外場兼顧使用，需要設(shè)計一款設(shè)置靈活、參數(shù)可調(diào)的寬帶干擾源。噪聲調(diào)頻干擾具有較大的干擾帶寬和較高的噪聲功率，是目前阻塞式干擾中最常用的一種干擾形式，廣泛的運用于對雷達(dá)、導(dǎo)引頭、GPS、無線圖傳、遙測、無線通信等系統(tǒng)中[1]。

噪聲調(diào)制信號發(fā)生器的實現(xiàn)方式有3種，分別為模擬式、數(shù)字式、混合式[2]。模擬式噪聲調(diào)制信號發(fā)生器的調(diào)制信號與控制信號都通過模擬電路來產(chǎn)生，技術(shù)較為成熟，但功能單一，干擾樣式固定；數(shù)字式噪聲調(diào)制信號發(fā)生器的調(diào)制信號與控制信號都通過數(shù)字技術(shù)來產(chǎn)生，以直接數(shù)字頻率合成器(direct digital synthesizer, DDS)為基礎(chǔ)，具有較高的靈活性；混合式噪聲調(diào)制信號發(fā)生器的調(diào)制信號由模擬電路產(chǎn)生，寬帶干擾信號由DDS生成，兼顧了模擬調(diào)制隨機(jī)性強(qiáng)和數(shù)字方式輸出靈活的優(yōu)點，但存在模擬調(diào)制噪聲源單一的缺點[3]。

目前，國內(nèi)大多數(shù)數(shù)字式噪聲調(diào)制信號發(fā)生器中的噪聲源信號都是通過調(diào)用函數(shù)庫，利用超載函數(shù)完成調(diào)頻功能，計算量大，運行速度慢，靈活性差；大多數(shù)模擬式噪聲調(diào)制信號發(fā)生器中的噪聲源信號都采用物理方法產(chǎn)生，隨機(jī)性較好，但對外界環(huán)境較為敏感。文中研究一種基于DDS的純數(shù)字噪聲調(diào)頻信號產(chǎn)生方法，生成的干擾波形具有嚴(yán)格的相干性和可重復(fù)性，對環(huán)境不敏感，并且具有高速、靈活、可控等優(yōu)點，可滿足在內(nèi)場與外場對雷達(dá)導(dǎo)引頭或其他信號靈活多變的干擾任務(wù)需求。

1 方案設(shè)計

1.1 系統(tǒng)方案

為了兼顧噪聲調(diào)頻信號與欺騙式干擾信號的生成，并保證信號產(chǎn)生速度與質(zhì)量，采用專用DDS芯片AD9915進(jìn)行干擾信號產(chǎn)生。系統(tǒng)有3個分系統(tǒng)：上位機(jī)系統(tǒng)、數(shù)字中頻系統(tǒng)、射頻系統(tǒng)。上位機(jī)系統(tǒng)用于輸入指令，控制輸出干擾信號的中心頻率、帶寬、功率等參數(shù)，控制數(shù)據(jù)存儲與回放；數(shù)字中頻系統(tǒng)用于產(chǎn)生寬帶中頻干擾信號，將干擾信號控制字存儲至外部存儲器，讀取外部存儲器中的干擾信號控制字并回放定制干擾，是系統(tǒng)的核心；射頻系統(tǒng)用于上變頻，將前級系統(tǒng)生成的中頻干擾信號混頻至所需射頻頻段[4]。系統(tǒng)框圖如圖1所示。

圖1 系統(tǒng)總體框圖

產(chǎn)生噪聲調(diào)頻干擾信號的流程如下：

首先，在FPGA內(nèi)部產(chǎn)生符合高斯分布的隨機(jī)序列。高斯隨機(jī)序列的產(chǎn)生分為兩個步驟：第一步，產(chǎn)生均勻分布的隨機(jī)序列；第二步，根據(jù)中心極限定理，將均勻分布的隨機(jī)序列處理成為高斯隨機(jī)序列。

其次，將FPGA產(chǎn)生的高斯隨機(jī)序列作為噪聲源，依據(jù)系統(tǒng)輸出要求，計算相應(yīng)的DDS控制字，由DDS產(chǎn)生符合要求的中頻寬帶干擾信號。

最后，經(jīng)過低通濾波、混頻、帶通濾波、功率放大，得到最終的射頻輸出噪聲干擾信號。

在該方案中，通過FPGA，可以設(shè)置不同的干擾參數(shù)，控制DDS芯片實現(xiàn)欺騙式與壓制式的多種樣式的干擾。此外，還可以加載和存儲定制干擾的DDS控制字，以生成定制干擾波形。

1.2 數(shù)字中頻系統(tǒng)

數(shù)字中頻系統(tǒng)是可編程寬帶干擾源中的核心，主要功能是由FPGA生成高斯白噪聲序列作為噪聲調(diào)頻信號的噪聲源，由FPGA計算出相應(yīng)的頻率控制字，來控制DDS芯片產(chǎn)生寬帶中頻干擾信號。數(shù)字中頻系統(tǒng)的原理框圖如圖2所示。

圖2 數(shù)字中頻系統(tǒng)框圖

首先，由FPGA中的線性反饋移位寄存器，產(chǎn)生相對獨立且均勻分布的偽隨機(jī)序列。

其次，根據(jù)中心極限定理，利用偽隨機(jī)序列產(chǎn)生符合高斯分布的隨機(jī)序列，將此高斯隨機(jī)序列作為噪聲源。

再次，根據(jù)輸入要求，如帶寬、時寬、頻率分辨率等參數(shù)，計算時寬范圍內(nèi)噪聲調(diào)頻信號的瞬時頻率，由此得到DDS芯片控制字。

最后，將控制字輸入DDS芯片，得到中頻噪聲調(diào)頻信號。

2 關(guān)鍵技術(shù)及解決途徑

2.1 噪聲調(diào)頻信號生成

噪聲調(diào)頻信號的時域表達(dá)式如下：

(1)

式中：vN(t)為高斯分布限帶噪聲；Am為載幅；fc為載頻；Kf為調(diào)頻指數(shù)；φ0為載相。

vN(t)的概率密度函數(shù)為：

(2)

式中：σv為噪聲方差的均方根。

令ωc= 2πfc，則瞬時角頻率ω(t)為：

ω(t)=ωc+KfvN(t)

(3)

功率譜GN(ω)為：

(4)

令Kfσv=ωde，Δω=ω-ωc=KfvN(t)，其中ωde為有效頻偏，Δω為瞬時頻偏，則有：

(5)

式中：P0為總功率，與載波總功率相同，為：

(6)

當(dāng)有效調(diào)制指數(shù)mfe=Kkσv/Δfv?1(其中，Δfv為噪聲源帶寬)，即當(dāng)噪聲源功率一定，所需輸出帶寬遠(yuǎn)大于噪聲源帶寬時，噪聲調(diào)頻信號的半功率頻譜帶寬Δf0.5可近似表示為：

(7)

由式(7)可得，噪聲調(diào)頻信號的帶寬只與噪聲調(diào)頻斜率Kf及噪聲源功率均方根σv有關(guān)，且成正比。一般FPGA生成的噪聲源隨機(jī)序列都會做歸一化處理，所以只要控制Kf，就能得到所需的噪聲調(diào)頻信號帶寬。

2.2 噪聲源隨機(jī)序列產(chǎn)生

要產(chǎn)生噪聲調(diào)頻干擾信號，先需要產(chǎn)生一個高斯白噪聲隨機(jī)序列，作為調(diào)頻的噪聲源。產(chǎn)生高斯隨機(jī)序列分兩步：首先產(chǎn)生均勻隨機(jī)序列，再由該序列生成高斯隨機(jī)序列[5]。

數(shù)字產(chǎn)生偽隨機(jī)碼的方式有許多種，其中M序列具有較理想的偽隨機(jī)性，自相關(guān)函數(shù)尖銳，性能較好，最為常用[6]。并且大部分FPGA中都有現(xiàn)成的線性反饋移位寄存器(linear feedback shift register, LFSR)的IP核可以直接調(diào)用，用來生成均勻分布的隨機(jī)序列十分方便，這里不再贅述[7]。

生成n個獨立同分布的均勻隨機(jī)序列X1,X2,…,Xn后，根據(jù)中心極限定理將其累計相加，再對相加的結(jié)果進(jìn)行標(biāo)準(zhǔn)化處理，即可得到高斯隨機(jī)序列[8]。假設(shè)生成隨機(jī)序列的期望和方差為：

將X1,X2,…,Xn累加后，隨機(jī)變量Yn滿足：

(8)

Yn的分布函數(shù)Fn(x)對于任意x滿足：

(9)

得到的結(jié)果服從高斯分布。n的取值越大，即用來累加的均勻分布隨機(jī)數(shù)越多，變換得到的隨機(jī)數(shù)越接近于高斯分布。

2.3 DDS芯片控制

得到高斯隨機(jī)序列后，需要使用DDS芯片來產(chǎn)生噪聲調(diào)頻干擾信號。所選芯片為AD9915，具有32位并行數(shù)據(jù)接口，能夠迅速的改變調(diào)頻頻率，所以這里直接計算出每個時刻的瞬時頻率，控制DDS芯片，來產(chǎn)生所需的噪聲調(diào)頻干擾信號[9]。

由式(3)，有f(t)=fc+2πKfvN(t)。根據(jù)設(shè)計需求，計算所需的Kf值，再由FPGA生成的噪聲源序列，可得噪聲調(diào)頻信號到各個時刻的瞬時頻率。

AD9915的輸出頻率fout由DDS頻率控制輸入的頻率控制字(FTW)控制。fout、FTW和fsys之間的關(guān)系式為：

(10)

式中：頻率控制字FTW是介于0至2 147 483 647 (即231-1)之間的32位整數(shù)，表示完整32位變量的低半部。此范圍包括從DC至奈奎斯特頻率(1/2fsys)內(nèi)的所有頻率。

對于給定的fout值，可通過式(10)求出FTW，即：

(11)

式中：函數(shù)round(x)表示四舍五入取整，因為FTW必須為一個整數(shù)值。

3 仿真驗證

依照系統(tǒng)設(shè)計流程，使用MATLAB軟件對所需的寬帶噪聲調(diào)頻干擾信號進(jìn)行仿真。

3.1 高斯隨機(jī)序列仿真

由MATLAB生成32組200點的均勻隨機(jī)M序列，隨機(jī)選擇兩組序列，結(jié)果如圖3所示。

圖3 均勻隨機(jī)M序列

圖4 高斯隨機(jī)序列時域圖

按照2.2節(jié)的方法，根據(jù)中心極限定理，對生成的均勻隨機(jī)M序列進(jìn)行處理，得到高斯分布的隨機(jī)序列，結(jié)果如圖4所示。對生成的高斯隨機(jī)序列進(jìn)行統(tǒng)計，得到的統(tǒng)計直方圖如圖5所示。

圖5 高斯隨機(jī)序列統(tǒng)計直方圖

此方法可產(chǎn)生任意帶寬與長度的高斯隨機(jī)序列，運算速度快，隨機(jī)性強(qiáng)。

3.2 寬帶噪聲調(diào)頻干擾信號仿真

首先產(chǎn)生帶限高斯白噪聲，作為調(diào)頻噪聲源，根據(jù)3.1節(jié)生成100 μs的高斯隨機(jī)序列，通過截止頻率為17 MHz的低通濾波器，并歸一化，得到的噪聲源如圖6所示。

由此可見，噪聲調(diào)頻信號的頻譜寬度隨著Kf的增大而增大。

假設(shè)載頻為700 MHz，初始相位為0，根據(jù)式(1)可得不同調(diào)頻斜率下的噪聲調(diào)頻干擾信號，如圖7所示。

固定Kf為2.13×108，改變噪聲源帶寬為3 MHz和21 MHz，噪聲調(diào)頻信號頻譜如圖8所示。

不同噪聲源帶寬下的調(diào)頻噪聲干擾信號的干擾帶寬都為500 MHz，由此可見，在mfe≥ 1的前提條件下，噪聲調(diào)頻信號的帶寬與噪聲源的帶寬無關(guān)。

圖6 帶限高斯噪聲源

圖7 不同調(diào)頻斜率下的干擾信號

圖8 不同噪聲源帶寬下的干擾信號

后續(xù)經(jīng)過混頻器、濾波器與放大器，將帶寬可控的低中頻信號變頻、放大至所需頻點與功率，即可得到最終可用的寬帶調(diào)頻噪聲干擾信號。

4 結(jié)論

以FPGA與DDS專用芯片為核心，完成了可編程寬帶干擾源的設(shè)計。用MATLAB軟件對噪聲調(diào)頻干擾信號的實現(xiàn)過程進(jìn)行了仿真與分析，驗證了方案的可行性。該方案性能好，靈活性強(qiáng)，集成度高，運行速度快，能夠較好的滿足多種干擾任務(wù)需求。