一種基于MOSFET鏡像結(jié)構(gòu)的電流模式惠斯通電橋

簡(jiǎn)榕杰，趙芳琦

(1.仰恩大學(xué)工程技術(shù)學(xué)院，福建 泉州 362014；2.東北電力大學(xué)電氣工程學(xué)院，吉林 吉林 132012)

惠斯通電橋已經(jīng)廣泛應(yīng)用于應(yīng)變傳感、溫度、壓力、力、位移和濕度等儀器儀表和測(cè)量系統(tǒng)中[1-4].電壓模式驅(qū)動(dòng)的惠斯通電橋(Voltage-Mode Wheatstone Bridge，VMWB)對(duì)于準(zhǔn)確測(cè)量小電阻的變化提供了一個(gè)很好的方法.近年來，已有學(xué)者提出基于電路對(duì)偶概念[5]的方法來開發(fā)電流模式驅(qū)動(dòng)的惠斯通電橋(Current-Mode Wheatstone Bridge，CMWB)[6]，即基于電流模式的使用來替代傳統(tǒng)的電壓模式.它具有以下優(yōu)點(diǎn)：(1)采用疊加原理，而無需增加任何信號(hào)調(diào)節(jié)電路；(2)有更小的面積，減少了敏感無源元件；(3)僅使用2個(gè)電阻器，而不會(huì)降低性能；(4)能大大改善共模抑制比，從而具有更高的精度.

關(guān)于基于電流模式的惠斯通電橋技術(shù)，已有不少文獻(xiàn)提出基于第二代電流傳輸器(Current Conveyors II，CCII)[7]的 CMWB設(shè)計(jì)和可操作浮動(dòng)電流傳輸器(Operational Lloating Current Conveyor，OFCC)來實(shí)現(xiàn)的CMWB[8-12].這些文獻(xiàn)中提出的CMWB電路設(shè)計(jì)主要存在以下缺點(diǎn)：(1)這些電路還需要額外的電路，從而導(dǎo)致使用大量的晶體管和高的功率消耗；(2)這些電路中的大多數(shù)都會(huì)造成面積密集，因?yàn)槭褂昧烁囝~外的電路和電阻來平衡網(wǎng)絡(luò)和線性化；(3)這些電路需要2個(gè)單獨(dú)的電源電壓；(4)這些電路的設(shè)計(jì)都是基于雙極型晶體管的.

然而，由于CMOS工藝尺寸的下降和低電壓、低功耗CMOS模擬電路需求的日益增長(zhǎng)，而且在許多情況下，特別是在模/數(shù)混合系統(tǒng)中，采用MOS技術(shù)來實(shí)現(xiàn)電路更為可取[13].

對(duì)此，本文提出了一種新的CMWB電路設(shè)計(jì)來克服上述文獻(xiàn)提出的CMWB電路設(shè)計(jì)存在的這些不足.本文提出的CMWB電路設(shè)計(jì)采用CMOS技術(shù)和具有共模反饋(Common Mode FeedBack，CMFB)的簡(jiǎn)化電路設(shè)計(jì)，電路結(jié)構(gòu)采用2個(gè)敏感電阻器(R1，R2)、1個(gè)恒定的激勵(lì)電流(Iref)、1個(gè)運(yùn)算放大器(A1)和3個(gè)電流鏡像(由晶體管M1-M6構(gòu)成).相對(duì)于其他的CMWB或VMWB電路，不但具有更加靈活的特點(diǎn)，而且其主要優(yōu)勢(shì)是減少了電路元器件和有效面積，單電源電壓工作，電流輸出的線性化特性大大提高，對(duì)頻率和溫度的響應(yīng)特性也更穩(wěn)定，得到了很好的改善，以及由于MOS晶體管的使用而使得整體電路具有較低的功耗.

1 惠斯通電橋的基本原理

1.1 電壓驅(qū)動(dòng)模式的惠斯通電橋

傳統(tǒng)的電壓驅(qū)動(dòng)惠斯通電橋結(jié)構(gòu)主要用于測(cè)量小電阻的變化.它由4個(gè)電阻連接成一個(gè)四邊形構(gòu)成，以及跨接在橋的一個(gè)對(duì)角線上的激勵(lì)電壓.電橋的輸出電壓是通過對(duì)跨接另一個(gè)對(duì)角線上的分壓器輸出之間的差來得到的.把電橋中來自于標(biāo)稱值的1個(gè)或多個(gè)電阻器的偏差作為被測(cè)物理變量的變化指示值，而且電橋兩端的輸出電壓指示電阻的變化.橋可以有1個(gè)，2個(gè)或4個(gè)電阻，造成其值偏離是由所施加的物理變量，如圖1所示.通常情況下，在傳感器應(yīng)用中，4個(gè)電阻器的標(biāo)稱值要選擇相等.圖1中4種橋結(jié)構(gòu)的差分輸出電壓和終點(diǎn)線性誤差，如表1所示.其中Vref為橋的激勵(lì)電壓.線性誤差計(jì)算為從滿刻度連接原點(diǎn)和終點(diǎn)的直線滿刻度百分比的最大誤差，輸出電壓變化和電阻變化之間固有的線性關(guān)系如表1所示.然而，線性誤差并不是關(guān)鍵的，因?yàn)樗跀?shù)字系統(tǒng)中可以很容易通過使用軟件進(jìn)行補(bǔ)償[14].更重要的是，為了減少偏移和增加傳感器的靈敏度，電橋在電阻和絕對(duì)電阻變化之間應(yīng)具有精確的阻抗匹配.這些要求對(duì)于在全部元件和2個(gè)元件變化的橋中是很難實(shí)現(xiàn)的，更不用說還存在較大的面積和成本方面的缺點(diǎn).這些問題可以通過使用如圖1所示的改變電阻來克服.電壓驅(qū)動(dòng)的惠斯通電橋的一個(gè)缺點(diǎn)是橋的靈敏度(S=Vref/(ΔR/R0))與Vref成正比，而與電阻器的基準(zhǔn)電阻成反比.因此，為了獲得高的靈敏度，應(yīng)優(yōu)先選擇大的Vref和小的電阻，這樣可以防止低電壓工作而導(dǎo)致橋的高功耗.

表1 傳統(tǒng)的電壓模式及電流模式惠斯通電橋結(jié)構(gòu)比較

橋結(jié)構(gòu)輸出電壓或電流線性誤差理論值圖1(a)Vout=ΔRR·Vref0圖1(b)Vout=ΔR2R·Vref0圖1(c)Vout=ΔR2R+ΔR·Vref0.5圖1(d)Vout=12·ΔR2R+ΔR·Vref0.5圖2ΔI=I2-I1=ΔRR·Iref0

1.2 電流驅(qū)動(dòng)模式的惠斯通電橋

設(shè)計(jì)惠斯通電橋的另一種方法是基于電流模式驅(qū)動(dòng)的使用來替代傳統(tǒng)的電壓模式驅(qū)動(dòng)，這種方法采用電路對(duì)偶的概念.全部元件可變的典型的電流模式雙網(wǎng)絡(luò)惠斯通電橋結(jié)構(gòu)如圖2所示.顯然，從圖2可知，電流差值ΔI=I1-I2與電阻的變化量R成線性比例.由于電路的對(duì)偶性，電流模式的惠斯通電橋在電流方面繼承了其對(duì)應(yīng)的電壓模式的惠斯通電橋的全部特征和行為，如靈敏度、線性度和穩(wěn)定性等等，但輸入靈敏度與恒定的激勵(lì)電流值Iref成正比.

2 本文提出的CMWB電路設(shè)計(jì)

本文提出了一種采用MOSFET管實(shí)現(xiàn)的、具有共模反饋(Common Mode FeedBack，CMFB)的CMWB的新的簡(jiǎn)化電路設(shè)計(jì)，具體的電路結(jié)構(gòu)如圖3所示.采用2個(gè)敏感電阻器(R1，R2)、1個(gè)恒定的激勵(lì)電流(Iref)、1個(gè)運(yùn)算放大器(A1)和3個(gè)電流鏡像(由晶體管M1-M6構(gòu)成).2個(gè)敏感電阻器的一端連接在一起，而另一端可以通過采用第二代電流傳輸器[7]或可操作浮動(dòng)電流傳輸器[8]的一些電路結(jié)構(gòu)來使之成為等電位，即VX=VY.在圖3中，節(jié)點(diǎn)X的電壓變化將映射到節(jié)點(diǎn)Y，這是由于通過運(yùn)算放大器A1提供的虛擬短路；從圖3可知，敏感電阻器R1和R2上的電流計(jì)算如下：

(1)

(2)

用公式(1)除以公式(2)并使用VX=VY，得到

(3)

對(duì)節(jié)點(diǎn)(Z)和輸出(out)應(yīng)用基爾霍夫電流定律(Kirchhoff Current Law，KCL)得到：

Iref=I1+I2

，

(4)

Iout=I1-I2

，

(5)

公式中：Iref和Iout分別為參考電流和輸出電流.通過公式(3)、公式(4)和公式(5)可解得敏感電阻器R1和R2上的電流分別為

(6)

(7)

假設(shè)

(8)

且代入公式(6)～公式(8)到公式(5)，就可以得到圖3中的CMWB的輸出電流為

(9)

公式中：R為參考輸入信號(hào)的電阻；R為電阻變化量，變化量與信號(hào)的變化成正比.

相對(duì)電阻變化量定義為

(10)

從公式(9)和公式(10)可以看出，輸出電流與相對(duì)電阻變化量呈線性關(guān)系，如圖3所示.

本文提出的電路中的元件數(shù)目要少于文獻(xiàn)[7]提出的基于第二代電流傳輸器和文獻(xiàn)[8]提出的基于可操作浮動(dòng)電流傳輸器實(shí)現(xiàn)的2種CMWB電路設(shè)計(jì)；而且本文提出的電路中僅使用2個(gè)電阻器且在性能上沒有下降，所以它占用的面積較??；同時(shí)電路采用MOS技術(shù)，其中MOSFET晶體管的源連接到襯底上，所以消除了體效應(yīng)；由于電路的輸出是電流信號(hào)，因此通過應(yīng)用疊加原理，可以增加任意數(shù)量的傳感器而無需增加信號(hào)調(diào)節(jié)電路；而文獻(xiàn)[7，8]提出的 CMWB電路設(shè)計(jì)是采用電流傳輸器實(shí)現(xiàn)，這些電流傳輸器不僅工作在雙電源電壓，而且還使用堆疊的跨導(dǎo)線性回路，而本文所提出的圖3電路設(shè)計(jì)工作在單電源電壓，也沒有額外晶體管的堆疊，從而可以工作在小電源電壓.

3 線性化技術(shù)

為了使輸出電流得到更好的線性化特性和穩(wěn)定性，為此我們僅讓2個(gè)敏感電阻器中的一個(gè)用于變化測(cè)量，即

(11)

根據(jù)公式(11)，并結(jié)合公式(5)～公式(9)，可得到圖3的輸出電流為

(12)

從公式(12)可知，輸出電流導(dǎo)致了非線性.為了對(duì)非線性進(jìn)行補(bǔ)償，必須對(duì)圖3的電路進(jìn)行修改設(shè)計(jì).本文所提出的實(shí)現(xiàn)更好線性化和穩(wěn)定性的電路，如圖4所示.在圖4中，輸入?yún)⒖茧娏鱅ref不是輸入到2個(gè)敏感電阻器R1和R2，而是僅輸入到敏感電阻器R2.因此，敏感電阻器R2的電流保持不變，即

I2=Iref

.

(13)

根據(jù)公式(1)～公式(3)，敏感電阻器R1的電流與電阻器R2的電流通過公式(3)相聯(lián)系.因此，將公式(11)和公式(13)代入到公式(3)，則得到：

(14)

然后，代入公式(13)和公式(14)到公式(5)，得到輸出電流Iout為

(15)

從公式(15)可以看出，圖4中的輸出電流Iout與電阻變化量ΔR呈線性關(guān)系.由于圖4中僅讓敏感電阻器R1上的電流發(fā)生變化，而保持敏感電阻器R2上的電流不變，這樣就減小了由于頻率變化和電阻熱效應(yīng)對(duì)線性特性帶來的影響，從而使得輸出電流具有更好的和更穩(wěn)定的線性化特性，即圖4所示的線性化技術(shù)電路除了具有與圖3所示電路相同的優(yōu)勢(shì)外，其線性化特性更好更穩(wěn)定.

4 仿真結(jié)果

為了對(duì)本文所提出的CMWB電路(以圖4所示的CMWB電路作為比較)設(shè)計(jì)的性能進(jìn)行驗(yàn)證和評(píng)價(jià)，我們采用HSPICE 、具有0.18m TSMC CMOS工藝參數(shù)對(duì)本文所提出的CMWB電路設(shè)計(jì)與文獻(xiàn)[6，8]提出的2種傳統(tǒng)的CMWB電路設(shè)計(jì)的性能進(jìn)行仿真比較.仿真參數(shù)設(shè)置為電源電壓為1 V，圖4所示電路的NMOS管和PMOS管的寬長(zhǎng)比分別選取為10m/2m 和30m/2m，設(shè)定參考電阻值為0.25 kΩ線性變化到2.5 kΩ，步長(zhǎng)為0.25 kΩ，相對(duì)電阻變化量為0.8，參考電流Iref設(shè)置為10A線性變化到36A，步長(zhǎng)為2A.

仿真得到的3種CMWB電路設(shè)計(jì)在不同參考電流值(即不同的Iref)時(shí)的輸出電流值Iout隨著參考電阻的變化的線性化特性曲線，如圖5所示.

從圖5可知，在不同參考電流值的情況下，盡管隨著參考電阻值的增加，3種電路結(jié)構(gòu)的輸出電流值Iout都是遞減的，但本文提出的電路結(jié)構(gòu)的電流輸出值表現(xiàn)出更好的線性特性，其非線性誤差不超過0.5%，而文獻(xiàn)[8]和文獻(xiàn)[6]提出的2種傳統(tǒng)的CMWB電路設(shè)計(jì)結(jié)構(gòu)的線性特性明顯要差，其非線性特性分別達(dá)到了3.5%和5.5%.

仿真得到的3種CMWB電路設(shè)計(jì)在不同參考電阻值時(shí)的輸出電流值Iout隨著參考電流值(即Iref)變化的線性化特性曲線，如圖6所示.

(a)參考電阻值為0.5kΩ時(shí)的輸出電流線性特性(b)參考電阻值為2.5kΩ時(shí)的輸出電流線性特性圖6 不同參考電阻值時(shí)的輸出電流值Iout隨參考電流的線性關(guān)系變化曲線

從圖6同樣可以發(fā)現(xiàn)，在不同參考電阻值的情況下，3種電路結(jié)構(gòu)的輸出電流值Iout隨著參考電流值的增加都是遞增的，但文獻(xiàn)[8]和文獻(xiàn)[6]提出的2種傳統(tǒng)的CMWB電路設(shè)計(jì)結(jié)構(gòu)在參考電阻為0.5 kΩ時(shí)，當(dāng)參考電流值達(dá)到20A左右時(shí)，它們的線性特性急劇變差，而在參考電阻為2.5 kΩ時(shí)，當(dāng)參考電流值達(dá)到22A左右時(shí)，它們的線性特性也明顯變差，而本文提出的電路結(jié)構(gòu)設(shè)計(jì)仍然表現(xiàn)出優(yōu)良的線性特性.這主要是由于前2種電路結(jié)構(gòu)設(shè)計(jì)采用了較多的元件，以及電路結(jié)構(gòu)的復(fù)雜性和有效面積，從而導(dǎo)致電路輸出變差.

總之，參考電阻值和參考電流值是決定惠斯通電橋輸出的2個(gè)關(guān)鍵因素，而這2個(gè)關(guān)鍵因素又取決于惠斯通電橋結(jié)構(gòu)的實(shí)現(xiàn)方式.所以采用更加合理和簡(jiǎn)單的電路結(jié)構(gòu)來實(shí)現(xiàn)惠斯通電橋，可以明顯改善輸出電流的線性化特性.

3種CMWB電路設(shè)計(jì)的輸出電流的頻率響應(yīng)特性曲線如圖7所示.這里參考電阻值和參考電流值分別取1.25 kΩ和20A.顯然，從圖7可以看出，本文提出的電路結(jié)構(gòu)不但有著更大的頻率響應(yīng)帶寬，而且其輸出電流值在相同頻率點(diǎn)上也要高于另外2種電路結(jié)構(gòu).

3種CMWB電路設(shè)計(jì)的輸出電流的溫度響應(yīng)特性曲線如圖8所示，圖中得到的輸出電流值為當(dāng)參考電阻值取1.5 kΩ且參考電流值取20A時(shí)的溫度特性.從圖8可知，本文提出的電路結(jié)構(gòu)在50 ℃的溫度變化范圍內(nèi)，都有著很好的耐溫度性能，而另外2種電路結(jié)構(gòu)當(dāng)電路溫度達(dá)到50 ℃左右時(shí)，耐溫度性能明顯變差，這種溫度正是大多數(shù)基于惠斯通電橋結(jié)構(gòu)電路的工作溫度.這主要是由于后2種電路結(jié)構(gòu)的多元件、有效面積的增大及布局復(fù)雜性造成整個(gè)電路的熱損耗加大，從而減少電路輸出電流，當(dāng)然其多電源電壓工作也是其中的原因之一.

5 結(jié)束語

本文通過采用鏡像結(jié)構(gòu)的MOS晶體管，提出了一種新的CMWB電路設(shè)計(jì)方案.提出的CWMB電路相比于其他CMWB電路或VMWB電路要簡(jiǎn)單靈活得多，即使增加傳感器也無需復(fù)雜的調(diào)節(jié)電路；此外，還可以減少傳感無源元件的數(shù)量，即可以采用2個(gè)電阻代替原來的4個(gè)橋電阻，并得到比傳統(tǒng)的VMWB和CMWB電路結(jié)構(gòu)更好的線性特性和對(duì)頻率以及溫度的更穩(wěn)定的響應(yīng)特性，從而使得整個(gè)電路可以工作在低電源電壓，有更低的功率消耗低，可以成功地應(yīng)用于廣泛的混合式A/D儀表和測(cè)量集成電路中.