天線-整流器協(xié)同設(shè)計(jì)的高靈敏度射頻能量采集單元研究①

安亞斌,李小明 ，程海青

(西安電子科技大學(xué) 微電子學(xué)院，西安 710071)

0 引言

在全球物聯(lián)網(wǎng)熱潮的背景下，無(wú)線傳感節(jié)點(diǎn)作為物理層重要組成部分之一，它可搭載各種類型傳感器、有一定數(shù)據(jù)處理能力、有無(wú)線數(shù)據(jù)通信功能，并具備體積小、重量輕、價(jià)格低且易于部署維護(hù)等特點(diǎn)，擁有著廣泛的應(yīng)用前景。在很多應(yīng)用場(chǎng)景中，WSN采用電池供電的方案，然而在一些難以維護(hù)或者更換電池的特定場(chǎng)景下，基于射頻能量采集的無(wú)源WSN無(wú)疑是更好的解決方案。

隨著集成電路技術(shù)的不斷發(fā)展，越來(lái)越多的傳感器電路都可在微瓦級(jí)功耗實(shí)現(xiàn)，使得更多場(chǎng)景下的WSN可以采用無(wú)源的形式。

衡量無(wú)源WSN最重要的指標(biāo)之一就是靈敏度，靈敏度的提升成為了無(wú)源節(jié)點(diǎn)研究和優(yōu)化的重點(diǎn)。當(dāng)前典型的射頻能量采集單元采用HSMS2852實(shí)現(xiàn)板級(jí)系統(tǒng)[1]，這種方案僅適用于較高功率的應(yīng)用場(chǎng)景下，有研究者給出芯片級(jí)的整流電路[2]，但更注重于整流器效率的提升，有學(xué)者提出了芯片級(jí)的LC匹配[3]，這種匹配方案本身有損耗且受工藝制約很難實(shí)現(xiàn)高Q值。

本文研究了芯片級(jí)的整流電路，采用天線-整流器協(xié)同設(shè)計(jì)的方案，不再采用50歐姆標(biāo)準(zhǔn)的阻抗匹配設(shè)計(jì)，避免了匹配網(wǎng)絡(luò)引起的插入損耗，另外，協(xié)同設(shè)計(jì)與匹配可高Q值，有利于提升電壓增益及靈敏度。

為了進(jìn)一步提高靈敏度，傳感節(jié)點(diǎn)采用低占空比工作模式(充電-放電模式)，整流器輸出端外接20μF存儲(chǔ)電容和能量管理單元(PMU)，PMU監(jiān)測(cè)儲(chǔ)能電容電壓，一旦達(dá)到后級(jí)電路的工作電壓(采用低壓基帶電路，工作電壓可低至0.6V，因此將開(kāi)啟電壓設(shè)計(jì)為0.8V)即開(kāi)始放電，這樣充電時(shí)整流器產(chǎn)生能量損耗的負(fù)載僅有PMU，片上PMU采用超低功耗亞閾值CMOS設(shè)計(jì)，其等效電阻為50MΩ負(fù)載(等效電阻50MΩ)。

1 能量采集系統(tǒng)組成

典型的能量采集系統(tǒng)構(gòu)成如圖1(a)所示，天線將射頻能量轉(zhuǎn)換為交流電能，通過(guò)阻抗匹配網(wǎng)絡(luò)將倍壓整流模塊的阻抗匹配到50歐，倍壓整流輸出給儲(chǔ)能元件，為后級(jí)負(fù)載以及節(jié)點(diǎn)電路供電。

如圖1(b)，本文去除了引入能量損耗的阻抗匹配網(wǎng)絡(luò)，設(shè)計(jì)了彎折偶極子天線與片上的整流電路進(jìn)行匹配，芯片上集成了能量管理電源對(duì)儲(chǔ)能元件的能量進(jìn)行管理，采用低占空比模式，解決了大的節(jié)點(diǎn)負(fù)載功耗與微弱能量供給之間的矛盾。

面向微弱能量供給，提升能量采集單元的靈敏度，要解決的核心問(wèn)題在于高靈敏度的整流電路以及天線-整流器協(xié)同設(shè)計(jì)。

(c) 占空比工作模式儲(chǔ)能電容電壓波形圖1 能量采集系統(tǒng)構(gòu)成及工作模式Fig.1 structure of energy-harvesting system and working mode

2 RF-DC整流電路

2.1 Dickson電荷泵

典型的整流電路通常采用狄更斯電荷泵[4]，可同時(shí)實(shí)現(xiàn)AC-DC的整流和升壓，達(dá)到后級(jí)負(fù)載所需的DC電壓要求。Dickson電荷泵結(jié)構(gòu)以及工作原理如圖2[5]所示，交流電壓Vin經(jīng)由電容Cc耦合到V1節(jié)點(diǎn)得到電壓Vi，Dc的正極接一個(gè)直流電壓Vc，當(dāng)Vin位于負(fù)半周，中間節(jié)點(diǎn)電壓低于Vc時(shí)，電流正向流過(guò)二極管給Cc充電，Cc開(kāi)始積累電荷直到Vi約等于Vc。

當(dāng)Vin進(jìn)入正半周，中間節(jié)點(diǎn)電壓Vi大于Vc，二極管反向截止。實(shí)際情況中，二極管的正向?qū)ㄩ撝惦妷翰⒎菫榱悖叶O管反向偏置時(shí)會(huì)產(chǎn)生不可忽略的漏電流，負(fù)載電路也會(huì)從倍壓整流電路中抽取電流，因此當(dāng)電荷在整流器之間傳遞時(shí)，實(shí)際輸出直流電壓與理想情況相比是有相當(dāng)損耗的，而且中間節(jié)點(diǎn)的寄生電容會(huì)導(dǎo)致耦合交流信號(hào)幅值的衰減?？紤]中間節(jié)點(diǎn)寄生電容Cp、二極管自身漏電損耗Vloss以及正向?qū)ㄩ撝?，單?jí)Dickson電荷泵整流輸出電壓為[6]

(1)

(b) 電壓嵌拉 (c) 半波整流圖2 傳統(tǒng)Dickson電荷泵結(jié)構(gòu)以及工作原理Fig.2 Structure and principle of traditional Dickson charge pump

板級(jí)能量采集系統(tǒng)大多Dickson電荷泵整流方案，為了得到更高的靈敏度，大多數(shù)文獻(xiàn)均采用低閾值肖特基二極管，如HSMS2852系列。在芯片級(jí)整流系統(tǒng)應(yīng)用中，Dickson電荷泵存在一些缺陷。

其一，180nmCMOS工藝下，二極管的正向開(kāi)啟電壓在700mV左右，如此高的開(kāi)啟電壓嚴(yán)重限制了靈敏度的提高，因此芯片級(jí)整流電路中，采用二極管連接的MOS管替代二極管，對(duì)于標(biāo)準(zhǔn)CMOS工藝，MOS管閾值電壓仍然有400mV，很多研究者先后提出了多種電路結(jié)構(gòu)來(lái)降低MOS管的開(kāi)啟電壓[7]，這增加了電路的復(fù)雜性與設(shè)計(jì)難度；其二，在上述工作機(jī)理中，交流信號(hào)一個(gè)周期內(nèi)只能向后級(jí)電容充一次電，這種拓?fù)浣Y(jié)構(gòu)限制了其整流效率。針對(duì)以上問(wèn)題，本文基于TSMC 180nm RF CMOS工藝和全差分驅(qū)動(dòng)整流的拓?fù)浣Y(jié)構(gòu)[8]，針對(duì)高靈敏度能量采集，進(jìn)行器件尺寸優(yōu)化，設(shè)計(jì)實(shí)現(xiàn)了微弱能量輸入下的動(dòng)態(tài)閾值消除全差分CMOS整流電路。

2.2 全差分射頻整流電路

動(dòng)態(tài)閾值消除全差分CMOS整流電路，單級(jí)電路如圖3所示。輸入為雙端差分信號(hào)，如VRF+為交流信號(hào)的正半周期，則VX為正，VY為負(fù)，且VY=-VX，MN2導(dǎo)通，其柵源電壓差為(VX-VY)，即2VX，增倍的柵源壓差很大程度上降低了MOS管導(dǎo)通所需的交流信號(hào)最小幅度，即整流電路能夠在更小的射頻能量輸入水平下工作，同時(shí)，MP1管的柵源電壓為-(VX-VY)，也處于導(dǎo)通狀態(tài)，這就說(shuō)明，在半個(gè)周期內(nèi)，既有地向耦合電容充電的過(guò)程，也有電荷從耦合電容向儲(chǔ)能電容轉(zhuǎn)移的過(guò)程(如圖3所示，紅色箭頭表示電荷流動(dòng)方向)。

MN2管及MP1管對(duì)應(yīng)，MN1的柵源電壓為-(VX-VY)，MP2的柵源電壓為(VX-VY)，這兩個(gè)管子處于超關(guān)斷狀態(tài)，大幅減小了管子的反向漏電。同理在另外半個(gè)周期，既有電荷向儲(chǔ)能電容轉(zhuǎn)移，同時(shí)抑制反向漏電。

因此，基于動(dòng)態(tài)閾值消除技術(shù)的全差分CMOS整流電路不僅降低了MOS管的有效導(dǎo)通閾值電壓，同時(shí)抑制了反向漏電流。不僅如此，由于天線兩端輸出差分信號(hào)，每半個(gè)周期，均有電壓嵌位和峰值檢測(cè)部分在同時(shí)工作，高效地利用了天線端的射頻能量，在整流效率以及靈敏度上都優(yōu)于傳統(tǒng)電荷泵。

圖3 單級(jí)差分整流器及工作原理Fig.3 Single stage differential rectifier and working principle

在現(xiàn)有的文獻(xiàn)中，大多數(shù)研究者在能量采集前端采用50Ω標(biāo)準(zhǔn)天線，然后用無(wú)源LC網(wǎng)絡(luò)的方案實(shí)現(xiàn)共軛匹配，在多數(shù)應(yīng)用場(chǎng)合中，這種方案無(wú)疑是比較便捷的。但是在低功率高靈敏度的應(yīng)用場(chǎng)景下，這種方案有著很大的缺點(diǎn)。

首先，實(shí)際的無(wú)源LC器件都有寄生電阻，會(huì)產(chǎn)生能量損耗，采用muRata公司的電感電容參數(shù)模型，在ADS中仿真可以得到有接近3dB的損耗；其次，為了得到更高的靈敏度，整流系統(tǒng)的Q值是很高的，但是不管是片上的還是分立的電感電容，很難實(shí)現(xiàn)Q值很高的匹配網(wǎng)絡(luò)。因此，本文采用天線-整流器協(xié)同設(shè)計(jì)的方案來(lái)實(shí)現(xiàn)高靈敏度能量采集。

3 天線-整流器協(xié)同設(shè)計(jì)

3.1 整流器優(yōu)化設(shè)計(jì)

整流器優(yōu)化設(shè)計(jì)中，需考慮級(jí)數(shù)以及管子尺寸參數(shù)，單級(jí)整流器的升壓能力遠(yuǎn)不夠低功率環(huán)境下的應(yīng)用，須采用多級(jí)整流的方式，管子的尺寸涉及到整流器的效率、阻抗值以及倍壓效果等等，因此這些參數(shù)須仔細(xì)設(shè)計(jì)。圖4為天線-整流器協(xié)同設(shè)計(jì)模型，整流器電路是容性的，天線可等效為一個(gè)交流電壓源串聯(lián)一個(gè)電感LANT、輻射電阻RRAD和損耗電阻RLOSS[9]，天線與整流器Q值為

(2)

(3)

匹配時(shí)，滿足下式

(4)

天線效率、系統(tǒng)Q值以及靈敏度可由下列式子計(jì)算

(5)

(6)

(7)

式中VSW為天線端口感應(yīng)出來(lái)的交流信號(hào)幅值，整流電路射頻輸入端交流信號(hào)幅度。從(7)可以看出，靈敏度PAV,RX,ISO與系統(tǒng)的等效Q值QEFF，天線的輻射電阻RRAD，以及VSW有關(guān)。要實(shí)現(xiàn)高的靈敏度，整流器輸出0.8V電壓時(shí)對(duì)應(yīng)的VSW一定要小，即整流器升壓能力越高越好，此外，天線接收到的功率一定時(shí)，感應(yīng)出的VSW越高越好，即系統(tǒng)Q值要高。

圖4 天線整流器協(xié)同設(shè)計(jì)模型Fig.4 Co-design model of antenna and rectifier

在cadence環(huán)境下對(duì)整流器進(jìn)行仿真優(yōu)化，再根據(jù)公式進(jìn)行計(jì)算，得出如圖5仿真結(jié)果，最終確定整流器為5級(jí)，管子尺寸為N：17μm/0.18μm，P：20μm/0.18μm。

圖5 整流器優(yōu)化結(jié)果Fig.5 Rectifier optimization results

3.2 天線設(shè)計(jì)

本文提出的能量采集系統(tǒng)工作在RFID的頻段(920MHz-925MHz)，超高頻RFID可采用彎折偶極子天線，為了和整流器芯片實(shí)現(xiàn)共軛匹配，需針對(duì)不同芯片阻抗實(shí)現(xiàn)可調(diào)的阻抗設(shè)計(jì)。僅僅靠彎折偶極子天線等方法來(lái)實(shí)現(xiàn)阻抗匹配的天線指標(biāo)有些受限且匹配較為困難，本文中天線采用感性耦合饋電結(jié)構(gòu)，一個(gè)彎折偶極子天線作為輻射主體，以及一個(gè)與之耦合的饋電環(huán)[9]。調(diào)整天線輻射主體與矩形饋電環(huán)的間隙可改變兩者之間的耦合系數(shù)，進(jìn)而調(diào)整天線的輸入電阻，而調(diào)整饋線環(huán)的周長(zhǎng)可調(diào)節(jié)饋線環(huán)的自感，從而達(dá)到調(diào)整天線輸入阻抗的目的。圖6阻抗為HFSS仿真922.5MHz頻點(diǎn)阻抗11+j198的天線模型、阻抗曲線與方向圖。

(a)天線模型

(b)天線阻抗仿真結(jié)果

4 能量采集系統(tǒng)聯(lián)合測(cè)試

4.1 天線與芯片阻抗測(cè)試方法

本文提出的整流器為全差分驅(qū)動(dòng)，但仍然可以用單端PORT的方案進(jìn)行測(cè)試(如圖8(a))，即矢網(wǎng)同軸線信號(hào)線接差分天線一端，地接差分天線另外一端。射頻整流器為純無(wú)源電路，相對(duì)于矢網(wǎng)地來(lái)說(shuō)，芯片地為浮地，且差分天線通過(guò)耦合電容與整流器連接，因此天線端口與地之間并無(wú)直流耦合。圖7為芯片的顯微照片。

差分天線的測(cè)試采用鏡像法[11]，矢網(wǎng)仍然采用單端PORT模式。天線測(cè)試平臺(tái)為一個(gè)0.8m*0.8m的大銅板，中心有孔，背面接SMA頭信號(hào)線一端。將天線對(duì)稱裁開(kāi)，垂直焊接在銅板上，饋線開(kāi)口一端接SMA頭信號(hào)端，另外一端接銅板(如圖8(b))。

圖7 芯片顯微照片F(xiàn)ig.7 micrograph of the chip

銅板作為測(cè)試天線的地，測(cè)試前將銅板進(jìn)行延長(zhǎng)線校準(zhǔn)，再測(cè)試阻抗，將測(cè)得的阻抗值乘以2即可，測(cè)試值與仿真值基本吻合。

(a)芯片阻抗測(cè)試 (b)天線阻抗測(cè)試圖8 天線與芯片阻抗測(cè)試Fig.8 Impedance test of antenna and chip

實(shí)際測(cè)試過(guò)程中，首先測(cè)試芯片阻抗，根據(jù)測(cè)試結(jié)果設(shè)計(jì)優(yōu)化天線尺寸，再分別測(cè)試，最終兩者聯(lián)合測(cè)試。

圖9分別為芯片以及天線阻抗測(cè)試曲線，其中紅色為芯片阻抗測(cè)試曲線，藍(lán)色為天線阻抗測(cè)試曲線，第一行圖為實(shí)部，第二行為虛部。從芯片和天線獨(dú)立測(cè)試結(jié)果來(lái)看，922.5MHz頻點(diǎn)下，天線4與芯片有更好的匹配度，而實(shí)際聯(lián)合測(cè)試結(jié)果也驗(yàn)證該結(jié)果。

圖9 實(shí)際阻抗測(cè)試曲線Fig.9 actual impedance test curve

4.2 天線整流器聯(lián)合測(cè)試

天線與芯片阻抗分別測(cè)試之后，將測(cè)試PCB與天線焊接在一起(如圖)進(jìn)行空口測(cè)試，測(cè)試場(chǎng)景如圖，信號(hào)發(fā)生器通過(guò)12dBi增益天線發(fā)射922.5MHz射頻信號(hào)，芯片放置在1.6m的距離處測(cè)試，測(cè)試完成之后，測(cè)試芯片位置處的功率強(qiáng)度，最終得到芯片靈敏度為-27.9dBm。

將本文測(cè)試結(jié)果與其他文獻(xiàn)結(jié)果進(jìn)行比較，如表1：

表1 本文與其他文獻(xiàn)對(duì)比Table 1 Comparison with the state of art

圖10 系統(tǒng)測(cè)試Fig.10 system test

5 結(jié)論

本文提出了基于天線整流器協(xié)同設(shè)計(jì)的能量采集系統(tǒng)，避免了傳統(tǒng)電荷泵開(kāi)啟電壓高，整流效率低的問(wèn)題，并且實(shí)現(xiàn)了定制天線與整流器的共軛匹配，避免了匹配網(wǎng)絡(luò)引起的性能損失。在室內(nèi)環(huán)境下，輸出0.8V測(cè)得靈敏度為-27.9dBm。高于同等條件下采用HS2852板級(jí)能量采集系統(tǒng)16.9dBm。測(cè)試過(guò)程中，由于寄生效應(yīng)等因素的影響，整流器系統(tǒng)的Q值尚未達(dá)到仿真設(shè)計(jì)值，靈敏度尚有進(jìn)一步提升的空間，是本項(xiàng)工作繼續(xù)深化研究的方向。