FPGA最小系統(tǒng)的數(shù)字電源設(shè)計

劉衛(wèi)華 荊立雄 王建生

摘? ?要：文章介紹了一種FPGA最小系統(tǒng)的數(shù)字電源設(shè)計方法。FPGA最小系統(tǒng)的數(shù)字電源包括FPGA端口電壓、內(nèi)核電壓、EEPROM配置芯片內(nèi)核電壓等部分。對數(shù)字電源產(chǎn)生、軟啟動、上電時序控制進(jìn)行了設(shè)計改進(jìn)，可以有效避免數(shù)字電源設(shè)計不合理造成的FPGA最小系統(tǒng)工作不穩(wěn)定的設(shè)計隱患，對于穩(wěn)定可靠的FPGA最小系統(tǒng)設(shè)計具有重要意義。

關(guān)鍵詞：現(xiàn)場可編程邏輯門陣列最小系統(tǒng);數(shù)字電源;上電時序控制

在目前的嵌入式航空機(jī)載計算機(jī)中，現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）最小系統(tǒng)仍是嵌入式計算機(jī)的重要組成部分。FPGA芯片由于輸入/輸出（Input/Output，I/O）接口數(shù)量豐富、IO核成熟、高性能、可重構(gòu)、功能配置靈活，非常適合用來構(gòu)建嵌入式機(jī)載計算機(jī)通用的電子硬件平臺[1]。但在實際工程應(yīng)用中，F(xiàn)PGA導(dǎo)致的故障也頻頻發(fā)生，主要原因在于沒有對FPGA最小系統(tǒng)的相關(guān)細(xì)節(jié)約束進(jìn)行詳細(xì)設(shè)計保證。FPGA最小系統(tǒng)能運(yùn)行，但魯棒性、可靠性、穩(wěn)定性不佳。在惡劣的應(yīng)用環(huán)境下，極易導(dǎo)致FPGA最小系統(tǒng)工作不穩(wěn)定[2]。本研究從FPGA最小系統(tǒng)的數(shù)字電源設(shè)計入手，從數(shù)字電源產(chǎn)生、軟啟動設(shè)置、數(shù)字電源上電時序控制等方面入手，提出了一種基于靜態(tài)隨機(jī)存取存儲器（Static Random-Access Memory，SRAM）工藝的FPGA最小系統(tǒng)數(shù)字電源的設(shè)計方法，對于提高FPGA最小系統(tǒng)穩(wěn)定性、可靠性具有重要意義。

1? ? FPGA最小系統(tǒng)的數(shù)字電源組成

FPGA最小系統(tǒng)中數(shù)字電源一般由以下部分組成：

（1）內(nèi)核電壓VCCint，是FPGA內(nèi)部邏輯核心部件邏輯運(yùn)算的供電電壓，通常小于I/O口電壓，不同芯片工藝水平導(dǎo)致FPGA內(nèi)核電壓軌不同。

（2）端口電壓VCCO，是FPGA輸入輸出接口的驅(qū)動電壓，對于機(jī)載嵌入式計算機(jī)來說，通常為3.3 V。

（3）輔助電壓VCCaux，用來給集成的系統(tǒng)芯片（System on a Chip，SoC）等器件的其他部分輔助供電。

（4）對于基于SRAM工藝的FPGA，還包括配置可編程只讀存儲器（Programmable Read-Only Memory，PROM）芯片核心電壓，用來給配置PROM的內(nèi)核供電。

（5）對于基于SRAM工藝的FPGA，還包括配置PROM芯片的I/O口電壓，通常為3.3 V。

2? ? FPGA最小系統(tǒng)的數(shù)字電源設(shè)計實例

下面介紹一種FPGA最小系統(tǒng)的數(shù)字電源部分的設(shè)計實例。其中，F(xiàn)PGA主芯片選用Xilinx的XQ4VLX25-10FF668芯片，PROM配置芯片選用XCF32PVO48芯片。選用LTM4644作為FPGA最小系統(tǒng)的核心供電轉(zhuǎn)換器件。涉及的FPGA最小系統(tǒng)電源電壓如表1所示。

在本實例中，F(xiàn)PGA最小系統(tǒng)數(shù)字電源有以下需求：

（1）最小系統(tǒng)數(shù)字電源前端供電器件能有足夠的供電能力，能夠支撐最小系統(tǒng)上電沖擊電流的要求。

（2）內(nèi)核電壓要求在建立過程中單調(diào)上升，并且上電建立過程要具有時間確定性[3]。在本例中，F(xiàn)PGA內(nèi)核電壓要求在0.2～50 ms單調(diào)建立，F(xiàn)PGA端口電壓要求在0.2～50 ms單調(diào)建立。配置PROM芯片內(nèi)核電壓要求在0.2～50 ms單調(diào)建立，配置PROM端口電壓需要在對RESET引腳進(jìn)行操作之前建立。

（3）內(nèi)核電壓供電電壓范圍通常在40～60 mV，具有較高的供電精度要求。在本例中，F(xiàn)PGA內(nèi)核電壓要求40 mV的供電精度，F(xiàn)PGA端口電壓要求150 mV的供電精度。配置PROM芯片內(nèi)核電壓供電精度要求為150 mV，配置PROM芯片端口電壓供電精度要求為300 mV。

（4）FPGA芯片內(nèi)核電壓要優(yōu)先于I/O端口電壓上電，配置PROM芯片上電時序無要求。

2.1? 數(shù)字電源轉(zhuǎn)換設(shè)計

在數(shù)字電源的轉(zhuǎn)換設(shè)計方面，采用LTM4644單片解決方案。LTM4644的主要性能指標(biāo)如下：

（1）四路4A輸出寬電壓輸入DC/DC變換器。

（2）工作溫度為-55～+125 ℃。

（3）輸入電壓范圍為4.0～14.0 Vdc。

（4）輸出電壓范圍可調(diào)，為0.6～5.5 Vdc。

（5）輸出電流為四路4 A。

（6）輸出紋波電壓為20 mVP-P。

（7）最大功耗為5.5 W。

（8）自帶熱保護(hù)功能。

（9）自帶過流保護(hù)、輸出過壓保護(hù)等功能。

LTM4644的輸出電壓范圍可以通過外部高精度的反饋電阻進(jìn)行設(shè)置。其輸出電壓的輸出調(diào)節(jié)公式為：

根據(jù)以上公式，在輸出1.2 V，1.8 V和3.3 V時，外部配置的反饋電阻阻值應(yīng)為60.4 kΩ，30.1 kΩ和13.3 kΩ，LTM4644輸出轉(zhuǎn)換電路如圖1所示。

LTM4644每路能提供4 A的帶載能力，能夠滿足產(chǎn)品上電的沖擊電流要求。其輸出的供電精度誤差在33 mV，可以滿足供電精度的要求。

2.2? 軟啟動功能設(shè)計

LTM4644具備單路軟啟動設(shè)置功能，可以通過TRACK/SS管腳，在外部配置相應(yīng)的電容，設(shè)置輸出電壓的爬升率，以提供輸出電壓建立的確定性。

輸出電壓建立時間可根據(jù)以下公式進(jìn)行推算：

在本例中，設(shè)置軟啟動的電容值為4.7 nF，依據(jù)公式推算，其電壓完整建立時間約為1.128 ms。通過軟啟動方式，為FPGA最小系統(tǒng)的供電電源提供了電壓建立時間的確定性。

2.3? 時序控制功能設(shè)計

通過LTM4644輸出，能控制引腳RUN來實現(xiàn)時序控制功能。將要求先行上電的電源輸出用于控制后上電的通道來控制RUN端，以實現(xiàn)固定的上電時序。

在主控功能電路中，由5 V來使能1.2 V和1.8 V的輸出，由1.8 V輸出使能3.3 V的輸出。當(dāng)5 V爬升至1.2 V時，1.2 V和1.8 V開始輸出;當(dāng)1.8 V爬升至1.2 V時，3.3 V開始輸出。同時，設(shè)置1.2 V，1.8 V，1.9 V和3.3 V的軟啟動時間，使其爬升時間為1 ms，具體如圖2所示。

3? ? 實現(xiàn)效果及結(jié)論

FPGA最小系統(tǒng)的數(shù)字電源要求較細(xì)，通常難以引起設(shè)計者的注意，而且在絕大部分應(yīng)用場合并不會暴露問題。但在高可靠性、高穩(wěn)定性的產(chǎn)品設(shè)計中，應(yīng)充分考慮數(shù)字電源系統(tǒng)的設(shè)計。不恰當(dāng)?shù)墓╇姇?dǎo)致FPGA不能正常加載、FPGA不工作、FPGA內(nèi)部損傷等潛在故障。尤其是國產(chǎn)化的部分FPGA芯片，對數(shù)字電源的供電要求更加嚴(yán)格，應(yīng)加以注意。給出一種單片的FPGA最小系統(tǒng)的供電電源的解決方案，能夠解決相關(guān)的設(shè)計隱患，對提高設(shè)計的可靠性、穩(wěn)定性有重要意義。

[參考文獻(xiàn)]

[1]俞宏洋，秦懷宇.基于STM32F334的數(shù)字BUCK電源設(shè)計[J].電子世界，2018（7）：188-189.

[2]張南山.基于DSP的大功率數(shù)字電源產(chǎn)品化研究[J].電源技術(shù)應(yīng)用，2008（2）：65-70，75.

[3]楊成，賀明智.基于ARM的數(shù)字電源控制器設(shè)計[J].儀器儀表與分析監(jiān)測，2019（2）：6-10.

Design of digital power supply for FPGA minimum system

Liu Weihua， Jing Lixiong， Wang Jiansheng

（Xian Aeronautics Computing Technique Research Institute， AVIC， Xian 710065， China）

Abstract：This paper introduces a design method of digital power supply for FPGA minimum system. The digital power supply of FPGA minimum system includes the voltage of FPGA I/O ports，kernel voltage， EEPROM configuration chip kernel voltage and so on. The design of digital power generation， soft-start and power sequence control is improved in this paper. The hidden trouble of instability caused by unreasonable digital power design could be reduced， which is significant for stable and reliable design of FPGA minimum system.

Key words：field programmable gate array minimum system; digital power supply; power sequence control