“數(shù)字電路實(shí)驗(yàn)”教學(xué)中的EDA方法

[摘 要] 在數(shù)字電路實(shí)驗(yàn)教學(xué)中，采用EDA方法可以最大限度地降低成本、節(jié)省時間、增加可靠性，提高了學(xué)生對數(shù)字電路的分析與設(shè)計能力。

[關(guān)鍵詞] EDA;仿真;可編程器件

[基金項(xiàng)目] 2018年度北京科技大學(xué)校級教改項(xiàng)目“專業(yè)導(dǎo)向的‘電工技術(shù)實(shí)驗(yàn)嵌入式翻轉(zhuǎn)課堂研究”（JG2018M26）;2018年度北京科技大學(xué)校級教改項(xiàng)目“電工技術(shù)MOOCS課程建設(shè)”（JG2018ZZ02）;2018年度北京科技大學(xué)校級教改項(xiàng)目“新工科背景下混合式教學(xué)在電工電子技術(shù)課程中的應(yīng)用探索”（JG2018M28）;2019年度北京科技大學(xué)校級教改項(xiàng)目“促進(jìn)立體化教學(xué)與傳統(tǒng)課 堂教學(xué)的有機(jī)融合，培養(yǎng)創(chuàng)新型工程人才”（JG2019M25）

[作者簡介] 吳華怡（1979年—），女，江西大余人，博士，北京科技大學(xué)自動化學(xué)院講師，主要從事無線網(wǎng)絡(luò)、智能控制研究。

[中圖分類號] G642.0 ? ?[文獻(xiàn)標(biāo)識碼] A ? ?[文章編號] 1674-9324（2020）17-0254-02 ? ?[收稿日期] 2019-12-25

隨著半導(dǎo)體技術(shù)的發(fā)展，在設(shè)計一個數(shù)字系統(tǒng)時，不僅要求簡化設(shè)計過程，還要求降低系統(tǒng)的體積和成本，提高系統(tǒng)的可靠性。EDA（Electronic Design Automation，電子設(shè)計自動化）技術(shù)是電子信息技術(shù)發(fā)展的杰出成果，它的發(fā)展與應(yīng)用引發(fā)了一場工業(yè)設(shè)計和制造領(lǐng)域的革命。EDA技術(shù)是以計算機(jī)硬件和系統(tǒng)軟件為基本工作平臺，利用計算機(jī)進(jìn)行設(shè)計、分析、仿真、制造等工作，最大限度地降低成本、節(jié)省時間、提高可靠性。EDA技術(shù)的發(fā)展是和可編程邏輯器件（PLD）分不開的。PLD雖然是一種通用器件，但它的邏輯功能是由用戶通過對器件編程來設(shè)定的，而且有些PLD的集成度很高，足以滿足設(shè)計一般數(shù)字系統(tǒng)的需要。本文以一個四舍五入判別電路實(shí)驗(yàn)為例，分別采用傳統(tǒng)的設(shè)計方法和EDA設(shè)計方法來實(shí)現(xiàn)，通過兩種設(shè)計方法的對比，可以看出采用EDA方法在數(shù)字電路分析與設(shè)計中的優(yōu)越性。

一、傳統(tǒng)的實(shí)驗(yàn)設(shè)計方法

傳統(tǒng)的實(shí)驗(yàn)設(shè)計方法是用實(shí)際的分立器件搭設(shè)電路，只能通過實(shí)際操作給出每種輸入狀態(tài)，來觀測輸出狀態(tài)，驗(yàn)證邏輯關(guān)系的正確性。

四舍五入判別電路的設(shè)計步驟為：（1）先進(jìn)行邏輯抽象;（2）寫出邏輯函數(shù)式，（3）然后利用卡諾圖（圖1）化簡得出最簡約的方式或邏輯表達(dá)式：F=A+BC+BD;（4）根據(jù)邏輯表達(dá)式畫出邏輯電路圖（圖2）;（5）根據(jù)邏輯電路圖搭建實(shí)際的實(shí)驗(yàn)電路，來驗(yàn)證邏輯的正確性。

二、EDA設(shè)計過程

EDA設(shè)計方法的特點(diǎn)是借助計算機(jī)軟件的輔助設(shè)計和硬件的輔助，來完成需要的邏輯功能以及實(shí)現(xiàn)用戶所需求的電路和系統(tǒng)?？删幊踢壿嬈骷≒LD）作為VLSI器件的一個重要分支，是一種由用戶配置，借助計算機(jī)軟件和硬件的輔助，以完成某種邏輯功能及實(shí)現(xiàn)用戶需求的電路和系統(tǒng)的器件。它具有現(xiàn)場編程的特點(diǎn)，用戶只需編程就能確定PLD器件所執(zhí)行的功能，可靈活地編程以實(shí)現(xiàn)各種邏輯功能，是構(gòu)成數(shù)字系統(tǒng)的理想器件。PLD器件的方便之處在于它能定制成幾乎任何一個通用的標(biāo)準(zhǔn)邏輯器件，并提供廣泛的速度和功耗選擇范圍。多樣化結(jié)構(gòu)使它易于構(gòu)成所需的功能塊。更重要的是PLD器件是可修改和反復(fù)使用的器件，這為電路和系統(tǒng)的設(shè)計帶來了極大的方便，而且具有仿真功能，能夠驗(yàn)證邏輯關(guān)系的正確性。EDA方法流程圖見圖3。

1.設(shè)計的輸入：作為EDA的設(shè)計過程，設(shè)計的輸入常用的方法有兩種：原理圖輸入法和文本輸入法。

（1）原理圖輸入法。和傳統(tǒng)的設(shè)計方法一樣，采用原理圖輸入法，首先要根據(jù)卡諾圖得出簡化的邏輯表達(dá)式，然后在元件庫中找出相應(yīng)的元件，同時加入輸入和輸出端，這樣原理圖的輸入就完成了（圖4）。通過編譯，軟件會根據(jù)連接規(guī)則來自動檢測原理圖有無連接錯誤。

（2）文本輸入法。采用了流行的VHDL語言來編寫。文本程序由三部分組成。第一部分是USE定義區(qū)，包含了使用的庫文件。第二部分是實(shí)體，定義了輸入輸出變量及其數(shù)據(jù)類型。第三部分是結(jié)構(gòu)體，說明了輸入和輸出的關(guān)系。進(jìn)行編譯的過程中，軟件會檢測程序有無語法上的錯誤。

通過兩種輸入方法的比較，可以看出采用文本輸入的方法是相對簡單的。因?yàn)閷τ谒O(shè)計的數(shù)字電路來說，都會有一個明確的輸入和輸出之間的邏輯關(guān)系，文本所采用的輸入方法就是對這種邏輯關(guān)系的描述。這種方法更符合我們的思維，從而不必再像以前那樣，花大量的時間去進(jìn)行邏輯化簡的工作了，這也正是VHDL在硬件的設(shè)計上被廣泛采用的原因。

2.仿真。編譯通過后，就可以進(jìn)行仿真，來驗(yàn)證邏輯上的正確性。仿真結(jié)果見圖5。

從仿真的結(jié)果上來看，輸出有延時，這是因?yàn)樵诜抡媲斑x擇了編程芯片，通過軟件的延時分析，可以看出輸出的延時為15ns，這種延時輸出更符合實(shí)際的情況，可以讓我們在設(shè)計的初期就可以對實(shí)際電路可能出現(xiàn)的情況有了一個了解。

軟件的仿真功能為電路的設(shè)計節(jié)約了大量時間，通過仿真可以驗(yàn)證所設(shè)計電路的邏輯功能正確與否。而傳統(tǒng)的設(shè)計方法，必須要先搭建電路才能進(jìn)行邏輯功能的驗(yàn)證。仿真功能讓設(shè)計者在設(shè)計初期就可以發(fā)現(xiàn)邏輯設(shè)計上可能出現(xiàn)的錯誤，而不需要任何實(shí)際的元件。

3.程序下載。仿真結(jié)果正確之后，經(jīng)過管腳定位形成標(biāo)準(zhǔn)熔絲文件，就可以下載到所選的編程芯片中，連接相應(yīng)的外圍電路，進(jìn)行電路的實(shí)際測試。在數(shù)字電路的實(shí)驗(yàn)教學(xué)中，通常在仿真正確的情況下，實(shí)際電路的測試基本上也都是正確的。測試正確后，一個實(shí)驗(yàn)就完成了。

三、結(jié)束語

通過實(shí)驗(yàn)比較，EDA方法不僅可以仿真電路的工作情況，在搭建實(shí)際電路之前就可以消除設(shè)計中的錯誤，而且可以在數(shù)字電路實(shí)驗(yàn)教學(xué)中充當(dāng)虛擬實(shí)驗(yàn)平臺，將電子實(shí)驗(yàn)搬到計算機(jī)屏幕上來做。

EDA技術(shù)的發(fā)展是電子設(shè)計領(lǐng)域的一場革命，學(xué)習(xí)和掌握這一先進(jìn)技術(shù)已成為廣大電子工程技術(shù)人員的迫切需要。采用EDA設(shè)計方法為電路和系統(tǒng)的設(shè)計帶來了極大的方便，EDA方法不僅可以用來替代傳統(tǒng)的標(biāo)準(zhǔn)邏輯組合電路設(shè)計方法，而且還能夠?qū)崿F(xiàn)復(fù)雜的接口和控制功能，具有廣泛的應(yīng)用范圍。

參考文獻(xiàn)

[1]閻石.數(shù)字電子技術(shù)基礎(chǔ)[N].北京：高等教育出版社，2006.

[2]王維斌.基于CPLD與VHDL語言的數(shù)字鐘設(shè)計[J].電子技術(shù)，2017，9.

[3]潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程：VHDL版[N].科學(xué)出版社，2018，6.

Abstract：In digital experiment we can reduce cost，save time and enhance reliability with EDA method. Students can improve their analyse and design abilities.

Key words：EDA;Simulation;PLD