4電平S類數(shù)字功放的電平合成策略*

周 強，朱 蕾，陳劍斌

(國防科技大學(xué) 第六十三研究所， 江蘇 南京 210007)

無線通信技術(shù)及業(yè)務(wù)需求的迅速發(fā)展，對射頻功放的效率和線性等指標都提出了更高要求?；谠隽壳蠛驼{(diào)制[1](Delta-Sigma Modulation, DSM)和開關(guān)模式功放[2-3](Switch-Mode Power Amplifier, SMPA)的S類數(shù)字功放[4-7](Digital Power Amplifier, DPA)，因其結(jié)構(gòu)簡單，兼具高效率、高線性、可重構(gòu)特性，適合在全數(shù)字發(fā)信機中應(yīng)用[8-9]。但DSM編碼效率較低[10]和對調(diào)制器處理速率要求高等問題，限制了S類DPA在射頻、微波頻段的應(yīng)用。

圖1 多電平S類數(shù)字功放Fig.1 Multilevel class-S digital power amplifier

針對上述問題，文獻[11]采用3比特DSM，通過增加量化電平，減小了量化誤差，提高了輸出信噪比。由于N比特DSM包含2N個量化電平，其輸出脈沖序列無法直接驅(qū)動現(xiàn)有D類或E類等SMPA，如圖1所示，需采用N個SMPA單元，并通過功率合成實現(xiàn)2N電平輸出。通過面積等效等策略，文獻[12]將多電平DSM輸出序列轉(zhuǎn)換為2電平，降低了后級SMPA的實現(xiàn)難度，但顯著增加了功率管的開關(guān)頻率及其開關(guān)損耗，降低了SMPA效率。基于H橋D類SMPA以及功率管的開關(guān)特性，文獻[13]采用多個H橋單元輸出電平合成(Level Synthesis, LS)實現(xiàn)了多電平直接輸出，省去了功率合成單元，并在超短波頻段實現(xiàn)了一種基于2比特DSM的4電平S類DPA，輸出功率10 W，效率大于60%，三階互調(diào)達57 dBc。

然而，仍未見文獻分析LS實現(xiàn)策略對功放性能的影響。因此，在文獻[13]的基礎(chǔ)上，針對2比特DSM輸出序列，本文研究了4電平S類DPA的LS策略，分析了不同LS策略對功放性能的影響。

1 4電平合成策略

2比特DSM輸出序列具有11、10、01、00共4種狀態(tài)，因此后級SMPA需對應(yīng)輸出U、U/3、-U/3和-U共4種電平(U為歸一化電平)。受SMPA電路限制，即使輸出電平能力較強的H橋D類SMPA[4](如圖2所示，VDD為電源電壓，Uout為輸出電平)，忽略功率管導(dǎo)通壓降，最多也只能輸出VDD、0、-VDD共3種電平。即，Q1/Q4導(dǎo)通、Q2/Q3截止時，Uout=VDD；Q2/Q3導(dǎo)通、Q1/Q4截止時，Uout=-VDD；Q1/Q3導(dǎo)通、Q2/Q4截止或Q2/Q4導(dǎo)通、Q1/Q3截止時，Uout=0。因此，4電平SMPA需對2個H橋D類SMPA輸出電平進行合成。

圖2 H橋D類SMPAFig.2 H-bridge class-D SMPA

以H橋D類SMPA為基本單元，根據(jù)SMPA單元的電源電壓、輸出電平及其合成方式的不同，所需4電平合成可有多種實現(xiàn)方式。在文獻[11-12]采用的常規(guī)LS策略(LS1)基礎(chǔ)上，本文提出了如圖3(b)、(c)所示的LS2和LS3。其中，根據(jù)2個SMPA單元的電平合成方式，3種LS策略可分為“代數(shù)相加”(LS1、LS2)和“選擇輸出”(LS3)兩類。

所謂“代數(shù)相加”，即通過2個SMPA單元輸出電平的代數(shù)相加實現(xiàn)4電平合成，可通過2個H橋單元串聯(lián)輸出實現(xiàn)。根據(jù)所需輸出電平，可分別確定高壓單元(SMPAH)的VDD為2U/3，低壓單元(SMPAL)的VDD為U/3。根據(jù)SMPAH輸出電平的不同，“代數(shù)相加”策略又可分為LS1和LS2。其中，LS1如圖3(a)所示，2個H橋單元分別實現(xiàn)±2U/3和±U/3輸出，輸出電平代數(shù)相加即可實現(xiàn)4電平(U=2U/3+U/3、U/3=2U/3-U/3、-U/3=-2U/3+U/3、-U=-2U/3-U/3)合成輸出。LS2如圖3(b)所示，其SMPAH除輸出±2U/3電平外，還需實現(xiàn)0電平輸出，與SMPAL輸出的±U/3電平代數(shù)相加即可實現(xiàn)4電平(U=2U/3+U/3、U/3=0+U/3、-U/3=0-U/3、-U= -2U/3-U/3)合成輸出。

所謂“選擇輸出”，即LS3，如圖3(c)所示，根據(jù)所需輸出電平，選擇具有該電平輸出能力的單元直接輸出對應(yīng)電平，同時使另一個單元無電平輸出(即輸出開路)，可通過2個SMPA單元并聯(lián)輸出實現(xiàn)。其中，SMPAH的VDD為U，SMPAL的VDD為U/3，2個SMPA單元分別輸出±U和±U/3電平。

根據(jù)所需合成的電平，圖4給出了3種LS策略對應(yīng)各SMPA單元輸出電平及合成示意。從圖中可以看出，LS1的2個SMPA單元任何時刻均有電平輸出；LS3任何時刻僅一個單元有電平輸出；而LS2介于兩者之間，其中，SMPAL在任何時刻均有電平輸出，SMPAH僅在輸出±U電平時才有輸出。

(a) 代數(shù)相加Ⅰ (LS1)(a) Algebraic addition Ⅰ(LS1) (b) 代數(shù)相加Ⅱ(LS2)(b) Algebraic addition Ⅱ(LS2) (c) 選擇輸出 (LS3)(c) Select output (LS3)圖3 LS1、LS2、LS3示意Fig.3 Schematic diagram of LS1, LS2, and LS3

(a) 所需輸出電平(a) Desirable output level (b) LS1(b) LS1 (c) LS2(c) LS2 (d) LS3(d) LS3 圖4 LS1、LS2、LS3對應(yīng)的電平合成示意Fig.4 Schematic diagram of level synthesis for LS1, LS2, and LS3

2 LS策略對S類DPA性能的影響

2.1 LS策略對Pout和Pcon的影響

對于電壓型SMPA，Pout取決于VDD、功放內(nèi)阻Rs和負載電阻RL，Pout可表示為：

(1)

式中：ηce為編碼效率；n為輸出電平數(shù)；Ui為理想條件下(忽略Rs)的第i種輸出電平；ki為該輸出電平所占比例；Us=Rs·IL為Rs帶來的導(dǎo)通壓降，IL為功放輸出的負載電流。由式(1)可知，Rs帶來的Us將降低功放實際的輸出電壓幅度，進而影響Pout。Pcon取決于Rs和IL，可表示為：

(2)

由式(2)可知，Pcon正比于Pout和Rs。因此，為降低Pcon和提高Pout，均需減小Rs。

假設(shè)所有功率管的Ron相等，則Rs=kRon，k為同時導(dǎo)通的功率管數(shù)量。由于LS1和LS2在任何時刻均有4個功率管導(dǎo)通，而LS3僅2個功率管導(dǎo)通，因此LS1和LS2具有相同Pout和Pcon，LS3則具有最小的Pcon和最大的Pout，而且Pcon僅為LS1和LS2的一半左右。

圖5和圖6分別給出了3種LS策略的Pout和Pcon仿真對比。其中輸入信號為載波頻率fc=35 MHz的單音信號，2比特輸出序列由4階帶通DSM[13]產(chǎn)生，采樣頻率fs=600 MHz，功率管采用原Triqunt公司2.5 mm柵寬GaN HEMT管芯，Ciss和Coss分別約為4.5 pF和1.5 pF，Ron約1.8 Ω，U取54 V，RL取50 Ω，采用理想輸出濾波器。仿真結(jié)果驗證了前文的分析，相比LS1和LS2，LS3的Pout增加了10%以上，而Pcon減小約47%。

圖5 LS1～LS3的Pout仿真對比Fig.5 Simulation contrast between LS1～LS3 for Pout

圖6 LS1～LS3的Pcon仿真對比Fig.6 Simulation contrast between LS1～LS3 for Pcon

2.2 LS策略對Pdrv和Psw的影響

Pdrv(此處僅指驅(qū)動功率管開關(guān)切換帶來的瞬態(tài)驅(qū)動功耗)和Psw取決于SMPA中所有功率管在單位時間內(nèi)的總開關(guān)切換次數(shù)(即平均開關(guān)頻率fav)以及Ciss、Coss充放電前后功率管的柵源、漏源電壓之差ΔVgs和ΔVds。假設(shè)所有功率管具有相同寄生參數(shù)，則Pdrv和Psw可分別表示為：

(3)

(4)

其中，ΔVdsH、ΔVdsL和favH、favL分別為SMPAH和SMPAL功率管的ΔVds和fav。

對于2比特DSM序列，估計fav時不僅要考慮對應(yīng)輸出電平的變換次數(shù)，還需要考慮電平變換時LS對應(yīng)各SMPA單元功率管的開關(guān)切換次數(shù)。fav可由式(5)估計：

(5)

對于一定長度的2比特DMS輸出序列，當fs=600 MHz時，圖7給出了電平變換次數(shù)的仿真對比，圖例中1～6分別對應(yīng)上述6類輸出電平變換。從圖7中可知，第2、3、5類電平變換次數(shù)基本可忽略，輸出電平僅在相鄰電平間變換；當輸入信號功率較小時，輸出電平主要在±U/3間變換，隨著輸入功率的增加，U/3?-U/3的變換次數(shù)相應(yīng)減小，電平在U和U/3、-U和-U/3間的變換次數(shù)逐漸增加。

圖7 電平變換次數(shù)的仿真對比Fig.7 Compared the number of level switches

對應(yīng)上述6類輸出電平變換，由圖4以及H橋D類SMPA的控制邏輯，表1給出了不同LS策略下SMPA所有功率管的總開關(guān)切換次數(shù)對比。可以看出，相比于LS1，在U/3?-U/3變換時，由于改變了各SMPA單元的輸出電平，LS2和LS3對應(yīng)功率管的總開關(guān)切換次數(shù)僅為LS1的一半，因此可顯著減小fav。

根據(jù)圖7、表1和式(5)，圖8～10分別給出了3種LS策略的favH、favL和fav對比?？梢钥闯?，LS1的favH等于LS2的favL，LS2和LS3具有相同favH。當輸入信號較小時(功率回退6 dBc以上)，2比特DSM退變?yōu)?比特，輸出電平僅在±U/3間切換，此時LS1～LS3具有相同favL且與LS1的favH相等，并隨輸入信號功率的減小而迅速增大，而LS2和LS3的favH基本為零。因此當輸入較小時，LS2和LS3的fav僅為LS1的1/2。當輸入較大時，LS1的fav最大，LS3次之，LS2最小且為LS1的1/2。

表1 電平變換時功率管總開關(guān)切換次數(shù)對比Tab.1 Compared the total switching times of transistors

圖8 LS1～LS3的favH仿真對比Fig.8 Simulation contrast between LS1～LS3 for favH

圖9 LS1～LS3的favL仿真對比Fig.9 Simulation contrast between LS1～LS3 for favL

圖10 LS1～LS3的fav仿真對比Fig.10 Simulation contrast between LS1～LS3 for fav

對驅(qū)動器件而言，為使所有功率管工作在開關(guān)狀態(tài)且保持Ron等參數(shù)一致，就需施加相同且對應(yīng)的驅(qū)動電壓，因此不同LS策略的功率管均具有相同的Ciss和ΔVgs。為使GaN HEMT管芯完全工作在開關(guān)狀態(tài)，可令ΔVgs為5 V。圖11給出了3種LS策略的Pdrv對比，由于Pdrv與fav成正比，因此輸入較小時，LS2和LS3具有明顯優(yōu)勢，其Pdrv相等且僅為LS1的一半；輸入較大時，LS1的Pdrv仍為最大，LS3次之，LS2最小且為LS1的一半。

圖11 LS1～LS3的Pdrv仿真對比Fig.11 Simulation contrast between LS1～LS3 for Pdrv

對功率管而言，如圖3所示，不同LS策略對應(yīng)SMPAH和SMPAL的VDD不同，即使輸出相同電平，各單元的輸出電平和對應(yīng)功率管的控制邏輯也不相同，因此不同LS策略各單元對應(yīng)功率管的ΔVds并不完全相同。

其中LS1和LS2通過2個SMPA單元串聯(lián)輸出實現(xiàn)電平合成，具有相同電路拓撲和電源配置，雖然各SMPA單元輸出電平不同，但任意時刻均有4個功率管導(dǎo)通，忽略Ron的導(dǎo)通壓降，則有ΔVds=VDD。因此LS1和LS2具有相同ΔVdsH和ΔVdsL，即ΔVdsH=2U/3、ΔVdsL=U/3。LS3的2個SMPA單元并聯(lián)輸出，在任意時刻僅2個功率管導(dǎo)通，對應(yīng)不同輸出電平變換，各功率管的ΔVds也各不相同。參照式(4)和式(5)，LS3的Psw可由式(6)計算：

(6)

表2 LS3各功率管的ΔVds和等效開關(guān)次數(shù)Tab.2 Compared the ΔVds and equivalent switching times of transistors for LS3

圖12 LS1～LS3的Psw仿真對比Fig.12 Simulation contrast between LS1～LS3 for Psw

2.3 LS策略對Ps和η的影響

圖13 LS1中Pcon、 Pdrv和 Psw占Ps的比例Fig.13 Proportion of Pcon, Pdrv, and Psw in Ps for LS1

圖13給出了LS1的Pcon、Pdrv和Psw分別占功放總損耗Ps(Ps=Pcon+Pdrv+Psw)的比例。從圖13可以發(fā)現(xiàn)，當輸入較大時，由于Pcon正比于Pout，Pcon占Ps絕大部分，隨著輸入信號功率回退，Pcon所占比重逐漸降低，而Psw的比重卻逐漸增大，并最終成為Ps的主要部分?？梢娨獪p小LS1的Ps，一方面可在輸入較大時減小Pcon，另一方面可在輸入較小時減小Psw。由于LS2實現(xiàn)了后者，LS3兩者都實現(xiàn)了，因此如圖14和圖15所示，LS2和LS3的Ps均小于LS1，且明顯提高了η(η=Pout/(Ps+Pout))。特別在輸入較小時，LS2和LS3更具優(yōu)勢，其Ps僅為LS1的30%～40%，η可提高約20%。當輸入較小時，由于在Psw上的優(yōu)勢，LS2具有最小的Ps和最高的η；當輸入較大時，由于在Pcon上的優(yōu)勢，LS3相對最優(yōu)。

圖14 LS1～LS3的Ps仿真對比Fig.14 Simulation contrast between LS1～LS3 for Ps

圖15 LS1～LS3的η仿真對比Fig.15 Simulation contrast between LS1～LS3 for η

3 結(jié)論

理論分析和仿真結(jié)果表明，LS2和LS3可顯著減小Pcon、Pdrv和Psw等器件損耗，獲得更優(yōu)輸出性能，尤其功率回退狀態(tài)下，對功放性能的提升更為顯著，因而有利于提高高峰均比調(diào)制信號的功率放大性能。

對比LS2，在相同輸出電平條件下，LS3具有更大輸出功率且在輸入較大時具有效率優(yōu)勢，因而LS3在理論上有優(yōu)勢。但在實踐中，由于LS3需要更高電源電壓，同時受SMPA單元并聯(lián)輸出的電平箝位效應(yīng)影響，將增加各SMPA單元功率管的電壓應(yīng)力，其最大電壓應(yīng)力約為LS2的2倍。在選取功率管時，考慮器件擊穿電壓并預(yù)留足夠余量，LS3允許的電源電壓及最大輸出電平將小于LS2，從而顯著降低了LS3在功率和效率方面的優(yōu)勢。此外，LS3高壓和低壓SMPA單元間的輸出功率存在較大差距，需解決單元間的功率均衡問題。因此，LS2在工程實踐中將更具優(yōu)勢。