VHDL開(kāi)發(fā)系統(tǒng)在HDPLD研制的應(yīng)用

方育紅

摘要：本文介紹了VHDL應(yīng)用開(kāi)發(fā)系統(tǒng)所具備的功能及特點(diǎn)，本文還總結(jié)了項(xiàng)目研制過(guò)程中的技術(shù)考慮

關(guān)鍵詞：VHDL;CPLD/FPGA器件;可編程邏輯器件;ASIC芯

1 系統(tǒng)研究的目的和意義

隨著CMOS技術(shù)的日趨成熟和EDA技術(shù)的逐步完善，數(shù)字系統(tǒng)的設(shè)計(jì)理論和方法產(chǎn)生了較大的變革。一種基于VHDL硬件描述語(yǔ)言的，建立在HDPLD基礎(chǔ)上ASIC芯片的設(shè)計(jì)和開(kāi)發(fā)在國(guó)際上，特別是在少數(shù)發(fā)達(dá)國(guó)家，被越來(lái)越多的人關(guān)注和采用。目前，密度達(dá)數(shù)百萬(wàn)門以上的HDPLD芯片已面市，一些支持更高行為描述級(jí)別（如系統(tǒng)芯片級(jí)）VHDL綜合器和實(shí)現(xiàn)工具相繼研制開(kāi)發(fā)成功，這些都為本項(xiàng)目的研制提供了堅(jiān)實(shí)的技術(shù)基礎(chǔ)。

該平臺(tái)是采用VHDL的方法來(lái)研制、開(kāi)發(fā)ASIC芯片。應(yīng)用VHDL的方法根本克服了傳統(tǒng)設(shè)計(jì)方法的不足，例如設(shè)計(jì)和制作過(guò)程復(fù)雜、耗時(shí)、設(shè)計(jì)成本較高，設(shè)計(jì)不易修改且很難重復(fù)利用以前的設(shè)計(jì)模塊，設(shè)計(jì)文檔不易交流等。由于VHDL描述語(yǔ)言的豐富語(yǔ)言結(jié)構(gòu)，使數(shù)字系統(tǒng)的設(shè)計(jì)變得簡(jiǎn)單，易于實(shí)現(xiàn)和易于修改，從而使設(shè)計(jì)時(shí)間和設(shè)計(jì)成本都大為降低。由于VHDL的結(jié)構(gòu)化、層次化的特征，多個(gè)設(shè)計(jì)人員可同時(shí)開(kāi)發(fā)、設(shè)計(jì)同一任務(wù)，因此特別適合大型系統(tǒng)的設(shè)計(jì)與開(kāi)發(fā)。

2 系統(tǒng)提供的功能及特點(diǎn)

VHDL具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的源代碼來(lái)描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語(yǔ)言所不能比擬的。

圖1：設(shè)計(jì)實(shí)例功能仿真圖

3 項(xiàng)目開(kāi)發(fā)過(guò)程的技術(shù)考慮

項(xiàng)目工作初期我們集中于對(duì)XILINX和LATTICE公司的器件及開(kāi)發(fā)工具展開(kāi)剖析，而后我們又對(duì)ALTERA公司的器件與開(kāi)發(fā)工具進(jìn)行了大量的分析，通過(guò)比較研究最后我們認(rèn)為利用ALTERA公司的器件與開(kāi)發(fā)工具為基礎(chǔ)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)較好。

以ALTERA公司的MAX7000S系列器件為例，我們主要是基于下列技術(shù)考慮：

（1）宏單元相同的情況下，MAX7000S系列器件I/O引腳更多，且支持JTAG方式，速度更快。

（2）支持器件的垂直移植（vertical migration）。

MAX7000S系列器件的垂直移植特性是指在同一產(chǎn)品系列中提供引腳完全兼容和包裝相同的不同密度，不同速度，不同工作環(huán)境，不同成本的多種器件供用戶根據(jù)自己的系統(tǒng)特定要求選擇。

（3）密度更高。

ALTERA公司積極采用最先進(jìn)的集成電路制造技術(shù)，使得器件的密度與同類產(chǎn)品相比更高，因此在同類產(chǎn)品中價(jià)格更底。如1992年ALTERA公司采用0.8微米雙層金屬工藝（0.8-micron Dual-layer Metal Process），1997年ALTERA公司采用0.5微米三層金屬工藝，1998年ALTERA公司采用0.35微米四層金屬工藝，且用于EPM7000S產(chǎn)品的生產(chǎn)，而當(dāng)時(shí)同類產(chǎn)品XILINX公司的XC9500則采用0.6微米雙層金屬工藝。對(duì)MAX7000S系列器件與LATTICE公司的ispLSI2000系列器件進(jìn)行比較，可見(jiàn)MAX7000S系列器件單位成本內(nèi)可提供更多的宏單元。

（4）ALTERA公司提供了更開(kāi)放的開(kāi)發(fā)工具M(jìn)AX+PLUSII，它和其他第三方開(kāi)發(fā)工具之間具有更良好的接口性。

（5）我們對(duì)相同宏單元的MAX7128S和XC95108兩種芯片在兩種模式即工作模式和靜態(tài)模式下的功耗作了比較，發(fā)現(xiàn)兩種工作模式下XC95108的功耗都大于MAX7128S。

（6）從各公司提供的數(shù)據(jù)手冊(cè)可見(jiàn)，在編程時(shí)間方面， ALTERA公司的MAX 7000S系列產(chǎn)品優(yōu)于XILINX公司的同類XC9500系列產(chǎn)品。

（7）通過(guò)對(duì)各公司器件的性能及價(jià)格的比較，同時(shí)考慮國(guó)內(nèi)片源供應(yīng)方面的問(wèn)題，ALTERA公司的系列器件較之其他公司的產(chǎn)品更易獲得且價(jià)格較便宜。

（8）系統(tǒng)功能在線升級(jí)。

利用ISP（in system programming）提供的現(xiàn)場(chǎng)可編程功能，可低成本的升級(jí)系統(tǒng)功能，有利于開(kāi)發(fā)產(chǎn)品早日上市。

（9）采用ISP技術(shù)與采用非ISP技術(shù)比較所體現(xiàn)的優(yōu)點(diǎn)為：與PCB（printed circuit board，印制電路版）同步設(shè)計(jì)，不需功能模塊芯片庫(kù)存，簡(jiǎn)化裝配過(guò)程，節(jié)省產(chǎn)品成本及設(shè)計(jì)時(shí)間。

（10）器件使用率。

通過(guò)統(tǒng)計(jì)實(shí)驗(yàn)表明，完成相同的邏輯功能XILINX公司的XC95108比ALTERA公司的MAX7000S系列器件EPM7128S多用7%的宏單元。

（11）編程方法。

通過(guò)比較各公司對(duì)編程方式的支持情況，MAX7000S系列器件可被更多的編程方式支持。

4? 結(jié)束語(yǔ)

目前，我國(guó)許多電子工程師已掌握了傳統(tǒng)的基于微處理器系統(tǒng)的開(kāi)發(fā)手段，編寫(xiě)匯編程序，利用開(kāi)發(fā)系統(tǒng)進(jìn)行仿真來(lái)調(diào)試匯編程序和接口信號(hào)。在這一基礎(chǔ)上，如果掌握一些常用的主流EDA開(kāi)發(fā)工具，了解復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)思路并能主動(dòng)深入地學(xué)習(xí)和使用VHDL語(yǔ)言，不但能設(shè)計(jì)出具有自己知識(shí)產(chǎn)權(quán)的微控制器和線路板，甚至能設(shè)計(jì)出幾萬(wàn)門甚至幾百萬(wàn)門的專用數(shù)字信號(hào)處理芯片和片上系統(tǒng)。本項(xiàng)目的研制成功也為我國(guó)電子工業(yè)的進(jìn)步作了一點(diǎn)微薄的貢獻(xiàn)，在下一輪的項(xiàng)目產(chǎn)品化開(kāi)發(fā)過(guò)程中，我們將集中精力從高等院校電子設(shè)計(jì)實(shí)驗(yàn)室建設(shè)著手，用本項(xiàng)目的具體研制成果“ASIC（VHDL）應(yīng)用開(kāi)發(fā)系統(tǒng)”來(lái)武裝高等院校電子設(shè)計(jì)實(shí)驗(yàn)室，從教育的角度力爭(zhēng)為我國(guó)電子工業(yè)早日趕上國(guó)際先進(jìn)水平做出貢獻(xiàn)。

參考文獻(xiàn)：

[1]林明權(quán)等編著，VHDL數(shù)字控制系統(tǒng)設(shè)計(jì)范例[M].北京：電子工業(yè)出版社，2003.

[2]任曉東等編著，CPLD/FPGA高級(jí)應(yīng)用開(kāi)發(fā)指南[M].北京：電子工業(yè)出版社，2003.