基于自適應(yīng)遺傳算法的模擬集成電路設(shè)計(jì)

楊青

（蘭州空間技術(shù)物理研究所 甘肅省蘭州市 730030）

電子產(chǎn)品已經(jīng)充分融入到了社會(huì)中的各個(gè)領(lǐng)域，影響著人們的日常生活以及工作。當(dāng)前集成電路的工藝技術(shù)發(fā)展十分迅速，并且人們對(duì)于數(shù)字模擬混合的電路以及相關(guān)的系統(tǒng)需求逐漸增加，數(shù)字集成電路與模擬集成電路由簡(jiǎn)短的電路結(jié)構(gòu)、小規(guī)模逐漸向著高密度、大規(guī)模的集成電路方向發(fā)展[1]。傳統(tǒng)的數(shù)字、模擬集成電路設(shè)計(jì)要求研究人員具備更豐富的設(shè)計(jì)經(jīng)驗(yàn)以及背景知識(shí)，設(shè)計(jì)周期較長，并且人工干預(yù)較多，導(dǎo)致數(shù)字、模擬集成電路的優(yōu)化設(shè)計(jì)逐漸具有更高的挑戰(zhàn)性。對(duì)于當(dāng)前的數(shù)字集成電路而言，經(jīng)過研究人員和技術(shù)人員長時(shí)間的研究，已經(jīng)存在許多較為成熟的自動(dòng)化設(shè)計(jì)工藝以及工具，能夠在更短的時(shí)間內(nèi)將電路設(shè)計(jì)者的思想轉(zhuǎn)換為實(shí)際的電路拓?fù)浠蛭锢戆鎴D，通過相應(yīng)的先進(jìn)工藝手段完成對(duì)數(shù)字集成電路的設(shè)計(jì)[2]。但目前模擬集成電路的自動(dòng)化設(shè)計(jì)水平以及工具等方面與數(shù)字集成電路相比較為匱乏。傳統(tǒng)模擬集成電路采用的是將電路性能評(píng)估器與數(shù)字優(yōu)化機(jī)相結(jié)合的設(shè)計(jì)方法，在對(duì)模擬集成電路參數(shù)的優(yōu)化過程中通常采用下降單純形法以及模擬退火法等優(yōu)化算法。但上述方法在實(shí)際應(yīng)用中存在較多問題，主要包括：需要盡可能提供更好的起始迭代點(diǎn)，否則迭代次數(shù)增加；由統(tǒng)計(jì)優(yōu)化算法向確定性優(yōu)化算法進(jìn)行過渡的過程中退火溫度無法確定，容易存在不收斂等問題。因此，本文針對(duì)上述模擬集成電路存在的問題，開展基于自適應(yīng)遺傳算法的模擬集成電路設(shè)計(jì)研究。

1 模擬集成電路設(shè)計(jì)

電路阻容濾波器是模擬集成電路中的核心部分，因此在對(duì)模擬集成電路設(shè)計(jì)時(shí)，第一步是對(duì)其阻容濾波器進(jìn)行設(shè)計(jì)。對(duì)于任何復(fù)雜濾波網(wǎng)格結(jié)構(gòu)而言，都需要若干個(gè)結(jié)構(gòu)簡(jiǎn)單的一階和二階濾波電路的共同組成[3]。針對(duì)當(dāng)前模擬集成電路運(yùn)行特點(diǎn)，本文選用一階無源低通濾波器，該濾波器的具體結(jié)構(gòu)示意圖如圖1 所示。

根據(jù)圖1 一階無源低通濾波器結(jié)構(gòu)示意圖可以看出，可進(jìn)行調(diào)節(jié)的參數(shù)元件數(shù)為3 個(gè)，而在濾波器的設(shè)計(jì)過程中通常選用溫度系數(shù)較小，并且精度較高的電阻[4]。因此在對(duì)模擬集成電路阻容濾波器設(shè)計(jì)過程中，本文將其電阻的取值設(shè)定為2K～150K 范圍之間。將電阻的搜索空間定義為在2K～124.6K范圍之間，步長設(shè)置為0.2K。電容選擇損耗較小的優(yōu)質(zhì)電容，將電容的取值設(shè)定在大于15pf，根據(jù)模擬集成電路濾波器的截止頻率公式計(jì)算對(duì)截止頻率進(jìn)行計(jì)算，公式為：

公式（1）中，k 表示為濾波器截止頻率；R 和R'表示為濾波器中的兩個(gè)阻值；C 表示為濾波器電容。根據(jù)公式（1）得出，本文選用的一階無源低通濾波器的截止頻率為150K 左右[5]。因此，能夠估算得出電容的取值范圍應(yīng)在15pf～1024pf 范圍之間，其步長為15pf。因此，根據(jù)上述論述結(jié)合自適應(yīng)遺傳算法得出染色體長度為60 位二進(jìn)制固定代碼，其染色體如圖2 所示。

圖1：一階無源低通濾波器結(jié)構(gòu)示意圖

圖2：基于自適應(yīng)遺傳算法的濾波器染色體

在模擬集成電路中通常包括多項(xiàng)性能兼容指標(biāo)，即多目標(biāo)，因此本文采用將多個(gè)子目標(biāo)以加權(quán)和的形式展現(xiàn)，從而將多目標(biāo)問題轉(zhuǎn)換為單目標(biāo)問題[6]。在對(duì)單目標(biāo)問題分析過程中，利用濾波器的頻率響應(yīng)曲線與理論濾波器響應(yīng)曲線擬合，從而得出針對(duì)單目標(biāo)優(yōu)化的可靠性，并得出濾波器的自適應(yīng)函數(shù)，如公式（2）所示：

公式（2）中，fit(s)表示為濾波器的自適應(yīng)函數(shù)；s 表示為自變量；s 表示為采樣頻率；c 表示為常數(shù)，通常情況下為1，主要目的是為防止自適應(yīng)函數(shù)的分母為0。公式（2）在理想濾波器的條件下，其最大數(shù)值為30000。

1.2 基于自適應(yīng)遺傳算法的電路運(yùn)算放大器參數(shù)選擇

在完成上述模擬集成電路阻容濾波器設(shè)計(jì)的基礎(chǔ)上，根據(jù)該類型濾波器的性能要求，對(duì)電路運(yùn)算放大器參數(shù)進(jìn)行選擇。在相同結(jié)點(diǎn)數(shù)以及相同元器件數(shù)目的條件下，根據(jù)不同運(yùn)行指標(biāo)的變換，對(duì)模擬集成電路低通、高通以及帶通三組形式的放大器參數(shù)進(jìn)行選擇。為了滿足模擬集成電路的自動(dòng)化程度，本文對(duì)電路中的節(jié)點(diǎn)數(shù)量、元器件的種類以及組容器件數(shù)目進(jìn)行明確的規(guī)定和限制[7]。根據(jù)自適應(yīng)遺傳算法對(duì)電路運(yùn)算放大器參數(shù)進(jìn)行二進(jìn)制編碼，根據(jù)模擬集成電路中的電容、電阻均為雙端口元件的特點(diǎn)得出電路運(yùn)算放大器的染色體編碼為：Cj=[typej,nodej+,nodej-,valuej]，其中typej為1 位；nodej+為3 位；nodej-為3 位；valuej為9 位。并且，其中type 為模擬集成電路中用到的所有器件類型，由于本文設(shè)計(jì)的模擬集成電路只用到了電阻、電容兩種器件，因此type 需要占用一個(gè)二進(jìn)制代碼。node+和node-分別表示為雙端元件的兩個(gè)固定節(jié)點(diǎn)[8]。由于本文采用的一階無源低通濾波器其結(jié)構(gòu)相對(duì)簡(jiǎn)單，以此可進(jìn)行簡(jiǎn)化。由上述得出，本文設(shè)計(jì)的模擬集成電路固定節(jié)點(diǎn)共有8 個(gè)，node+和node-分別占用兩個(gè)三位二進(jìn)制代碼。value 表示為對(duì)應(yīng)器件的數(shù)值，占用一個(gè)九位二進(jìn)制代碼。每個(gè)元件占用32 位二進(jìn)制染色體，則整個(gè)電路需要的染色體總長度為256 位。根據(jù)自適應(yīng)遺傳算法得出電路運(yùn)算放大器高通、低通的適應(yīng)度函數(shù)為：

表1：實(shí)驗(yàn)結(jié)果對(duì)比表

公式（3）中，F(xiàn)it(s)表示為電路運(yùn)算放大器總適應(yīng)度函數(shù)；γ表示為常數(shù)1；j 表示為模擬集成電路中的所需的元器件個(gè)數(shù)。公式（4）中，fit1(s)表示為電路運(yùn)算放大器高通適應(yīng)度函數(shù)；U1和U2表示為高通電路中的兩個(gè)不同電壓。公式（5）中，fit2(s)表示為電路運(yùn)算放大器低通適應(yīng)度函數(shù)；U3表示為低通電路中的電壓。根據(jù)自適應(yīng)遺傳算法中的先定結(jié)構(gòu)，后定參數(shù)的思想，染色體當(dāng)中的各個(gè)基因位對(duì)于整體的適應(yīng)度函數(shù)影響并不一定相同，甚至差別較大，因此本文設(shè)置type 與node+、node-的基因位對(duì)模擬集成電路的電路性能影響大，value 基因位對(duì)電路的性能影響小。

2 實(shí)驗(yàn)論證分析

2.1 實(shí)驗(yàn)準(zhǔn)備

本文選用ongoingTKSC0.10 微米工藝庫，其工作電壓為4.5V，計(jì)算機(jī)選用Uicrv-18 工作站，其CPU 大小為500，內(nèi)存為512M，為本文實(shí)驗(yàn)提供實(shí)驗(yàn)環(huán)境。選取的種群樣本大小為100，進(jìn)行代數(shù)為200 代，設(shè)置初始交叉概率為0.98，初始變異概率為0.25。分別利用本文提出的基于自適應(yīng)遺傳算法的模擬集成電路設(shè)計(jì)方法與傳統(tǒng)模擬集成電路設(shè)計(jì)方法對(duì)該電路進(jìn)行設(shè)計(jì)。在實(shí)驗(yàn)過程中，考慮到直流增益的問題，將電路的轉(zhuǎn)換速率設(shè)置為本文對(duì)比實(shí)驗(yàn)的驗(yàn)證指標(biāo)。

2.2 實(shí)驗(yàn)結(jié)果與分析

根據(jù)上述實(shí)驗(yàn)準(zhǔn)備，將兩種設(shè)計(jì)方法設(shè)計(jì)的模擬集成電路進(jìn)行應(yīng)用，并將其應(yīng)用效果中的轉(zhuǎn)換速率指標(biāo)進(jìn)行記錄，繪制成如表1所示的實(shí)驗(yàn)結(jié)果對(duì)比表。

根據(jù)表1 中5 次對(duì)比實(shí)驗(yàn)的實(shí)驗(yàn)結(jié)果可以看出，利用本文設(shè)計(jì)方法設(shè)計(jì)出的模擬集成電路與傳統(tǒng)設(shè)計(jì)方法設(shè)計(jì)出的模擬集成電路相比，轉(zhuǎn)換速率更高，充分達(dá)到預(yù)期要求效果。因此，通過對(duì)比實(shí)驗(yàn)證明，利用本文方法設(shè)計(jì)出的模擬集成電路與傳統(tǒng)模擬集成電路相比實(shí)現(xiàn)了優(yōu)化，并結(jié)合自適應(yīng)遺傳算法解決了多目標(biāo)優(yōu)化的方向性問題，進(jìn)一步提高了設(shè)計(jì)精度。由于該設(shè)計(jì)思路更貼近于模擬集成電路工藝的設(shè)計(jì)思想，因此具有更高的應(yīng)用價(jià)值。

3 結(jié)束語

本文針對(duì)模擬集成電路工藝設(shè)計(jì)存在問題，提出一種全新的設(shè)計(jì)方法，但當(dāng)前大多數(shù)電路的結(jié)構(gòu)始終保持不變，因此需要從一個(gè)工藝轉(zhuǎn)變?yōu)榱硪粋€(gè)工藝。對(duì)于模擬集成電路而言，工藝上的改變往往會(huì)造成電路各項(xiàng)性能上的變化，因此需要經(jīng)驗(yàn)豐富的電路設(shè)計(jì)人員對(duì)其參數(shù)進(jìn)行不斷地調(diào)整，從而使模擬集成電路的設(shè)計(jì)更滿足企業(yè)需要。