MOS管毫歐級(jí)導(dǎo)通電阻測(cè)試方法

文/秦國林 許娟 蔡建榮 楊勇 劉星宇

1 引言

MOS管是金屬-氧化物-半導(dǎo)體場(chǎng)效晶體管簡(jiǎn)稱MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor），它是一種典型的半導(dǎo)體功率器件，主要用于放大電路、開關(guān)電路、電源控制和電源轉(zhuǎn)換電路等重要領(lǐng)域。半導(dǎo)體廠家設(shè)計(jì)了眾多規(guī)格的MOS管以滿足各種不同應(yīng)用的需求，其導(dǎo)通電阻從幾毫歐到數(shù)百歐，漏源極擊穿電壓的范圍從幾伏到上千伏，最大漏極耗散功率從幾瓦到幾百瓦，隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，MOS管的性能不斷提升。當(dāng)MOS管作為開關(guān)管使用時(shí)，擊穿電壓越來越高，導(dǎo)通電阻越來越小，很多產(chǎn)品的導(dǎo)通電阻已經(jīng)在毫歐級(jí)的數(shù)量級(jí)（稱為低導(dǎo)通電阻MOS管），對(duì)于產(chǎn)品使用非常有利，大大降低了MOS管的功耗，可以通過更大的工作電流，也提高了電路的轉(zhuǎn)換效率。

2 測(cè)試現(xiàn)狀和問題

隨著MOS管的大量使用，具體應(yīng)用中選取的MOS管的導(dǎo)通電阻越來越小，已進(jìn)入毫歐級(jí)范圍，而導(dǎo)通電阻作為MOS管最為關(guān)鍵的參數(shù)之一，直接影響到該器件的使用和判斷。對(duì)于這種毫歐級(jí)導(dǎo)通電阻，由于受測(cè)試方法和外界干擾等因素影響，往往造成測(cè)試結(jié)果的不準(zhǔn)確，有時(shí)候甚至是錯(cuò)誤的結(jié)果，因此導(dǎo)通電阻的準(zhǔn)確測(cè)量成為MOS管測(cè)試的重點(diǎn)。

本測(cè)試方法的研究不在于關(guān)注儀器自身的測(cè)試精度問題，好的儀器測(cè)試精度已經(jīng)可以到達(dá)μΩ級(jí)，而在實(shí)際的應(yīng)用性測(cè)試中，往往由于測(cè)試方法不準(zhǔn)確，造成測(cè)試結(jié)果嚴(yán)重偏離器件的實(shí)際值，無法發(fā)揮測(cè)試儀器的高精度優(yōu)勢(shì)，我們希望運(yùn)用現(xiàn)有的設(shè)備儀器，尋找并建立更適當(dāng)?shù)臏y(cè)試方法。希望通過本研究，能對(duì)毫歐級(jí)導(dǎo)通電阻MOS管的測(cè)試起到一定的指導(dǎo)作用，從而能對(duì)MOS管性能有更準(zhǔn)確的的判斷。

3 MOS管導(dǎo)通電阻測(cè)試原理

3.1 MOS基本原理、技術(shù)性能參數(shù)

MOS管按照柵極的功能可分為增強(qiáng)型和耗盡型，按照溝道的材料類型可分為P溝道或N溝道，兩種組合起來共四種類型，一般主要應(yīng)用的是增強(qiáng)型的NMOS管和增強(qiáng)型的PMOS管，與傳統(tǒng)的晶體管相比，MOS管具有開關(guān)速度快、輸入阻抗高、安全工作區(qū)大、熱穩(wěn)定性好等優(yōu)點(diǎn)。

MOS管的主要電參數(shù)有：

VDS（BR）：漏源極擊穿電壓；

RDS（on）：MOS管導(dǎo)通時(shí)漏源之間的電阻；

ID：最大漏極工作電流；

PD：最大漏極耗散功率。

3.2 導(dǎo)通電阻的測(cè)試原理

MOS管是電壓控制電流型器件，對(duì)于導(dǎo)通電阻測(cè)試，在漏極和源極之間加電源電壓VDS，在柵極和源極之間加上控制電壓VGS，由VGS控制源級(jí)(S)和漏極(D)之間的電流ID，而MOS管作為開關(guān)管應(yīng)用，導(dǎo)通后其漏源導(dǎo)通特性呈純阻性，如圖1所示；在飽和導(dǎo)通后漏源之間等同于存在一個(gè)阻值極小的電阻，其電阻的阻值和兩端的電壓降、流過的電流符合歐姆定律的關(guān)系，這樣電流就會(huì)在這個(gè)電阻上消耗能量，這部分消耗的能量叫做導(dǎo)通損耗。MOS管電參數(shù)的測(cè)試可以通過自動(dòng)測(cè)試設(shè)備ATE（Automatic Test Equipment）完成，我們使用的是西安佰仁科技生產(chǎn)的BR3500靜態(tài)參數(shù)測(cè)試系統(tǒng)進(jìn)行測(cè)試，對(duì)于導(dǎo)通電阻的測(cè)試，通常是直接用測(cè)試夾具夾在被測(cè)試引腳的兩端，或通過轉(zhuǎn)接座將被測(cè)試器件固定，再根據(jù)MOS管的電參數(shù)測(cè)試項(xiàng)目和測(cè)試條件，編寫測(cè)試儀的加壓測(cè)流、加流測(cè)壓等測(cè)試控制程序，并根據(jù)預(yù)設(shè)好的參數(shù)測(cè)試流程目對(duì)每一項(xiàng)進(jìn)行測(cè)試。

4 測(cè)試關(guān)鍵技術(shù)解決方法

由于原先使用測(cè)試夾具對(duì)電路進(jìn)行裝夾測(cè)試，雖然測(cè)試的時(shí)候方便，但是由于夾具和電路引腳的接觸不能保證緊密接觸，造成測(cè)試的時(shí)候接觸電阻很大，特別是被測(cè)器件非常小沒有適合夾具，并且流過器件的電流較大的時(shí)候，這時(shí)往往無法準(zhǔn)確的測(cè)試到真實(shí)的導(dǎo)通電阻值，經(jīng)過研究和摸底測(cè)試，我們找到兩種對(duì)應(yīng)的測(cè)試解決方法。第一種為間接測(cè)試方法，第二種為直接測(cè)試方法，用以最大限度的減小測(cè)試時(shí)的各種干擾電阻帶來的誤差。

圖1：MOS管導(dǎo)通電阻的測(cè)試電路圖和等效電路圖

圖2：導(dǎo)通電阻測(cè)量步驟圖

圖3：開爾文測(cè)試方法

4.1 間接測(cè)試法

間接測(cè)試法是采用類似于系統(tǒng)校準(zhǔn)的方式，通過兩次測(cè)試將外部干擾因素測(cè)出后減掉。對(duì)于封裝較小無法直接測(cè)試導(dǎo)通電阻的器件，或需要另外加測(cè)試夾具測(cè)試的器件，首先需制作出具體器件對(duì)應(yīng)的安裝測(cè)試PCB板，先不組裝被測(cè)試的器件，而是用銅短路線將測(cè)試板上的D端和S端短接，用加壓測(cè)流的方式單獨(dú)測(cè)試出引線電阻、測(cè)試夾具、接觸電阻的共同組成的外圍電阻R0，再將器件組裝在測(cè)試板上，測(cè)試出被測(cè)器件和所有外圍電阻一起的阻值R1，兩者相減，從而得出器件本身的導(dǎo)通電阻值，示意圖如圖2所示。

導(dǎo)通電阻測(cè)試方法：在被測(cè)器件上施加規(guī)定的導(dǎo)通電流ID，采用BR3500型分立器件靜態(tài)參數(shù)測(cè)試系統(tǒng)，測(cè)出導(dǎo)通壓降VDS(on)，并通過如下公式計(jì)算出電阻R0和R1：

R0或R1=VDS(on)/ID

RDS(on)=R1-R0

式中：R0-用銅短路線測(cè)試的導(dǎo)通電阻阻值（mΩ）

R1-器件組裝在測(cè)試板上時(shí)測(cè)試的導(dǎo)通電阻阻值（mΩ）

表1

表2

VDS(on)-器件的導(dǎo)通壓降（mV）

ID-器件的工作電流（A）

RDS(on)-被測(cè)器件的實(shí)際導(dǎo)通電阻值（mΩ）

4.2 間接測(cè)試法測(cè)試結(jié)果

我們選取的試驗(yàn)用MOS管樣品的導(dǎo)通電阻都在歐姆級(jí)以下，而且為了保證選取的代表性，我們選用了三種導(dǎo)通電阻典型值較小的MOS管（SI7818-110mΩ、STL22NF-52mΩ、SI7164DP-5.0mΩ）進(jìn)行測(cè)試。我們對(duì)每種電路分別進(jìn)行10次測(cè)試，并對(duì)測(cè)試的結(jié)果采取加權(quán)平均的方法，以保證測(cè)試結(jié)果的準(zhǔn)確性，測(cè)試的結(jié)果如表1所示。

4.3 直接測(cè)試法

直接測(cè)試法是指直接用測(cè)試儀器，一次性測(cè)試出需要的結(jié)果，這時(shí)我們采用開爾文測(cè)試方法消除測(cè)試引線、測(cè)試座、測(cè)試基板等帶來的誤差。開爾文連接法有三個(gè)要求：第一對(duì)于每個(gè)測(cè)試點(diǎn)都有一條獨(dú)立的激勵(lì)線F和一條獨(dú)立的檢測(cè)線S，兩者應(yīng)嚴(yán)格分開，各自構(gòu)成獨(dú)立回路；第二要求S線必須接到一個(gè)有極高輸入阻抗的測(cè)試回路上，使流過檢測(cè)線S的電流極小，近似為零。第三要求測(cè)試點(diǎn)盡可能的靠近被測(cè)試器件的端頭。

圖3中按照作用和電位的高低，將四條測(cè)試線分別稱為高電位施加線（FH）、低電位施加線（FL）、高電位檢測(cè)線（SH）和低電位檢測(cè)線（SL）。r1、r2表示外部引線電阻和測(cè)試座的接觸電阻等，r3、r4為測(cè)試線的線電阻。當(dāng)激勵(lì)電流i在r1、r2和Rt上產(chǎn)生壓降時(shí)，由于流過測(cè)試回路的電流為零，在r3、r4上的壓降也為零，所以電壓表可以準(zhǔn)確的測(cè)試出Rt兩端的壓降，通過已知的激勵(lì)電流，從而準(zhǔn)確計(jì)算出Rt的阻值。測(cè)試結(jié)果和r1、r2無關(guān)，從而有效地減小了測(cè)量誤差。

這時(shí)可直接從BR3500上讀出器件的導(dǎo)通電阻：

RDS(on)=VDS(on)/ ID

4.4 間接測(cè)試法測(cè)試結(jié)果

我們同樣選取了三種導(dǎo)通電阻在歐姆級(jí)以下的電路進(jìn)行測(cè)試驗(yàn)證(SI7135DP-10.5（mΩ），SIR878ADP-4.5（mΩ），SI7164DP-2.8（mΩ）)，我們對(duì)每種電路分別進(jìn)行10次測(cè)試，并對(duì)測(cè)試的結(jié)果采取加權(quán)平均的方法，以保證測(cè)試結(jié)果的代表性，測(cè)試的結(jié)果如表2。

5 結(jié)論

通過測(cè)試數(shù)據(jù)的匯總和對(duì)比后，我們發(fā)現(xiàn)采用間接測(cè)試法，比較適合測(cè)試導(dǎo)通電阻較大的電路（我們指的較大一般是指電阻在1歐到20毫歐左右），當(dāng)測(cè)試小于20毫歐的導(dǎo)通電阻時(shí)，由于各種接觸電阻的影響仍然會(huì)帶入測(cè)試結(jié)果，而且比重加大，測(cè)試出的值與PDF典型值相比仍有一定的差異。通過更多的測(cè)試結(jié)果分析，對(duì)于導(dǎo)通電阻很小（小于20毫歐到1毫歐）的電路，一般選用開爾文直接測(cè)試法，這時(shí)要注意測(cè)試的布線一定要遵循開爾文測(cè)試的布線規(guī)則，測(cè)試點(diǎn)一定要引到被測(cè)試引腳的根部，縮短外圍測(cè)試引線的影響,測(cè)試插座最好采用鍍金的插座，這樣可以進(jìn)一步提高小導(dǎo)通電阻的測(cè)試準(zhǔn)確性。

通過測(cè)試的結(jié)果可以看出這種兩種方法都可以較好的測(cè)試出MOS管電路的導(dǎo)通電阻，其測(cè)試結(jié)果的準(zhǔn)確度甚至可以滿足幾個(gè)毫歐級(jí)的級(jí)別。本測(cè)試方法的最大不確定性在于測(cè)試儀自身的測(cè)試準(zhǔn)確度，如果測(cè)試儀的測(cè)試精度不夠 ，那么測(cè)試的結(jié)果必然誤差很大，所以測(cè)試的時(shí)候要按照測(cè)試儀器的操作說明書正確的進(jìn)行儀器的操作，為保證測(cè)試系統(tǒng)工作正常，用測(cè)試系統(tǒng)自帶的自檢板先對(duì)系統(tǒng)進(jìn)行自檢，保證自檢結(jié)果為通過。同時(shí)定期的進(jìn)行儀器的維護(hù)，保證儀器良好的工作狀態(tài)。