鐵電負(fù)電容場(chǎng)效應(yīng)晶體管器件的研究

李 珍,翟亞紅

(電子科技大學(xué) 電子薄膜與集成器件國(guó)家重點(diǎn)實(shí)驗(yàn)室，四川 成都 610054)

0 引言

隨著微電子芯片集成度的不斷提高，晶體管功耗成為限制其發(fā)展的主要因素。降低器件的亞閾值擺幅(SS)是減小功耗的主要途徑之一。因玻爾茲曼熱力學(xué)限制，在溫度T=300 K時(shí)，傳統(tǒng)金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)的SS極限值為60 mV/dec。2008年,Salahuddin和Datta提出了用鐵電材料來(lái)置換傳統(tǒng)柵介質(zhì)的概念，此后有許多學(xué)者的研究表明,采用鐵電負(fù)電容結(jié)構(gòu)的負(fù)電容場(chǎng)效應(yīng)晶體管(NCFET)可以突破60 mV/dec的熱力學(xué)限制[1-4]。對(duì)于一個(gè)新型器件的研究，模型的建立是關(guān)鍵環(huán)節(jié)。Girish Pahwa等[5]基于金屬/鐵電/金屬/介質(zhì)層/硅(MFMIS)結(jié)構(gòu)的NCFET結(jié)合標(biāo)準(zhǔn)的BSIM6的本征金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)的模型推導(dǎo)出了NCFET的模型; Hyunjae Lee等[6]通過(guò)半解析的方式推導(dǎo)出了NCFET的電流-電壓模型。

本文基于MuhammadA.Alam等的NCFET模型，對(duì)模型進(jìn)行了修正，其模型中直接將晶體管柵源電容和柵漏電容簡(jiǎn)化為柵氧化層和源漏的重疊電容。但是柵源電容和柵漏電容還包括與偏壓有關(guān)的柵氧化層電容與耗盡層電容相串聯(lián)的部分電容。二者的電容大小是會(huì)隨著柵源電壓和柵漏電壓變化。在短溝道器件中，柵源電容和柵漏電容不可忽略，因此，本文在建立短溝道NCFET器件模型時(shí)，對(duì)其進(jìn)行了修正，基于修正后的模型，仿真分析了鐵電層厚度、等效柵氧化層厚度及不同類(lèi)型的鐵電材料等參數(shù)對(duì)晶體管器件性能的影響。

1 器件模型及原理

1.1 鐵電材料的負(fù)電容效應(yīng)

鐵電材料的自由能U為

U=αP2+βP4+γP6-EP

(1)

式中：α、β和γ為鐵電材料的各向異性參數(shù)；E為鐵電材料內(nèi)部的電場(chǎng)強(qiáng)度；P為極化強(qiáng)度。

描述鐵電材料性質(zhì)的Landau-Khalatnikov (LK)方程為

(2)

式中：ρ為極化阻尼參數(shù)，與材料有關(guān)；t為時(shí)間。

在準(zhǔn)靜態(tài)下，結(jié)合式(1)、(2)可得鐵電材料兩端的電壓VFE為

VFE=2αtFEP+4βtFEP3+6γtFEP5

(3)

式中tFE為鐵電材料的厚度。

在鐵電材料中，電場(chǎng)較小時(shí)，電容上的電荷量Q和P近似相等，可得鐵電電容CFE的表達(dá)式為

(4)

正電容材料的α、β和γ均為正，而鐵電材料中α<0，β可能為正也可能為負(fù)，γ≥0。因此，不同于正電容材料的拋物線(xiàn)形狀的能帶圖，與正電容材料的U-P能帶圖(其為開(kāi)口向上的拋物線(xiàn)結(jié)構(gòu))不同，鐵電材料的U-P能帶圖為雙勢(shì)阱結(jié)構(gòu)(見(jiàn)圖1)，其有2個(gè)能量最小值，即穩(wěn)定態(tài)A和B，且為正電容區(qū)域，當(dāng)外加電壓V=0時(shí)，系統(tǒng)處于穩(wěn)定態(tài)，當(dāng)V大于矯頑電壓Vc時(shí)，A不再為能量最小值，會(huì)沿著曲線(xiàn)向B移動(dòng)，在此過(guò)程中，會(huì)經(jīng)過(guò)負(fù)電容區(qū)域(NC)，由圖可知NC并非穩(wěn)定態(tài)。但已有研究[7]表明，通過(guò)串聯(lián)正電容，使串聯(lián)系統(tǒng)對(duì)外部呈現(xiàn)正電容狀態(tài),可以起到穩(wěn)定CFE的作用。在NCFET中，本征MOSFET的總電容可以起到串聯(lián)的正電容作用。

圖1 鐵電材料U-P能帶圖

1.2 NCFET器件模型

NCFET的等效結(jié)構(gòu)模型如圖2所示。器件的結(jié)構(gòu)為在本征MOSFET的柵氧化層上添加金屬層/鐵電層/金屬層(M/FE/M)。金屬層相當(dāng)于提供了一個(gè)等勢(shì)面[8]，結(jié)構(gòu)可等效為鐵電電容串聯(lián)本征MOSFET。其中金屬層為氮化鈦(TiN)，鐵電層材料為鋯鈦酸鉛(PbZrTiO3,PZT)壓電陶瓷或鉭酸鉍鍶(SrBi2Ta2O9,SBT)或鈦酸鋇(BaTiO3,BTO)。其等效電容模型如圖3所示。圖中，VGMOS為本征柵極電壓，ΦS為半導(dǎo)體的表面勢(shì)，VGNC為外部柵極電壓，VDS為漏源電壓，COX為柵氧化層單位電容，CGS為柵源電容，CGD為柵漏電容，CS為半導(dǎo)體電容。其中CGS和CGD由與偏壓有關(guān)以及與偏壓無(wú)關(guān)的兩個(gè)部分組成，與偏壓無(wú)關(guān)的柵極是和源漏區(qū)直接交疊的氧化層電容，與偏壓有關(guān)的柵電容是柵氧化層電容與耗盡層電容相串聯(lián)的部分。

圖2 NCFET器件結(jié)構(gòu)模型

圖3 NCFET等效電容模型

根據(jù)MEYER模型[9]可知，CGS和CGD均是偏壓的函數(shù)。通過(guò)電容分壓關(guān)系可得VGMOS與VGNC及VFE的關(guān)系：

VGMOS=VGNC-VFE=VGNC-tFE(2αQ+

4βQ3+6γQ5)

(5)

由式(5)可看出，當(dāng)鐵電電容穩(wěn)定在負(fù)電容區(qū)域時(shí)，VFE<0，因此，VGMOS>VGNC，鐵電電容相當(dāng)于起到了一個(gè)電壓放大的作用。

2 結(jié)果及討論

2.1 鐵電層厚度

為了研究不同厚度的鐵電層對(duì)NCFET性能的影響，對(duì)比了tFE分別為0、150 nm、260 nm、330 nm、400 nm和500 nm的NCFET。器件的具體參數(shù)如表1所示。圖4為采用不同tFE的鐵電層器件的VGNC-ID(ID為漏極電流)關(guān)系。由圖可知，與本征MOSFET相比，NCFET的ID更大，且隨著tFE的增加，ID增加。表2為tFE不同時(shí)NCFET的SS。由表可知，SS隨著tFE的增加而減小。

表1 器件具體參數(shù)

圖4 采用不同tFE時(shí)鐵電層器件的VGNC-ID關(guān)系

表2 tFE不同時(shí)NCFET的SS

將CFE和CMOS串聯(lián)起來(lái)定義NCFET的總電容為CT，并且只有CT為正時(shí)，總的系統(tǒng)才處于穩(wěn)定狀態(tài)[10]。鐵電材料具有負(fù)電容效應(yīng)使CFE為負(fù)，由此使得CT>CMOS，由于串聯(lián)電容上的電荷量相等，因此VGNC

(6)

由式(6)可知，AV可用來(lái)衡量電壓放大的效果。

由于電壓放大效應(yīng)使得柵極電壓相同時(shí)，與本征MOSFET相比，NCFET具有更大的ID。器件的SS[11]為

(7)

式中：CG為總的柵電容；q為電子電荷量；k為玻爾茲曼常數(shù)；CINT為本征MOSFET的總電容。此時(shí)柵極電容是CFE串聯(lián)COX，當(dāng)CFE

2.2 等效柵氧化層厚度

在其他參數(shù)不變的情況下，對(duì)比了等效柵氧化層厚(EOT)分別為0.75 nm、1.00 nm、1.50 nm和4.50 nm的NCFET。其中添加的鐵電層是厚330 nm的PZT。圖5為采用不同EOT器件的VGNC-ID關(guān)系。由圖可知，隨著EOT減薄，ID增加，這是因?yàn)镋OT減小會(huì)使COX增加，進(jìn)而本征MOSFET單位電容CMOS增加，增加后的CMOS和|CFE|更接近，電壓放大效應(yīng)明顯，從而使SS減小(見(jiàn)表3)。

圖5 采用不同EOT器件的VGNC-ID關(guān)系

表3 不同等效柵氧化層厚度NCFET的COX、CMOS及SS

2.3 鐵電材料種類(lèi)

為了研究不同鐵電材料對(duì)NCFET器件性能的影響，對(duì)比了3種不同鐵電材料(PZT、SBT和BTO)的NCFET。材料的各向異性參數(shù)[8]如表4所示,其中tFE為330 nm時(shí), 等效柵氧化層厚度為1 nm。

表4 鐵電材料的各向異性參數(shù)

圖6為采用不同鐵電材料的器件的VGNC-ID關(guān)系。由圖可知，添加了SBT的NCFET的ID最大，其次是PZT及BaTiO3。結(jié)合式(4)及表3可知，CFE主要由鐵電材料的α決定，|α|越大，|CFE|越小，與CMOS越接近，電壓放大效應(yīng)就越好，SS就越小(見(jiàn)表5)。圖7為采用不同鐵電材料的NCFET的電容耦合關(guān)系。由圖可知，當(dāng)CMOS=4.932 9×10-6F/cm2時(shí),添加了SBT的鐵電層的NCFET的|CFE|和CMOS在一定電壓范圍內(nèi)很接近。

圖6 采用不同鐵電材料器件的VGNC-ID關(guān)系

表5 不同鐵電材料NCFET的SS

圖7 采用不同鐵電材料的NCFET的電容耦合關(guān)系

3 結(jié)論

本文基于Landau-Khalatnikov理論和器件的短溝效應(yīng)，建立了NCFET的器件模型，結(jié)果表明，在系統(tǒng)穩(wěn)定即CT為正，CFE為負(fù)的前提下，|CFE|和CMOS的耦合程度越好，AV就越大，NCFET的SS就會(huì)遠(yuǎn)小于60 mV/dec。

另外，基于此模型，我們對(duì)NCFET器件性能進(jìn)行了仿真研究，得到了亞閾值擺幅為33.9176 mV/dec的短溝道NCFET的器件結(jié)構(gòu)和參數(shù)。同時(shí)，對(duì)比分析了各種器件參數(shù)對(duì)短溝道NCFET器件性能的影響，仿真結(jié)果表明：

1) 鐵電層厚度增加，NCFET亞閾值擺幅減小。

2) 等效氧化層厚度減小，NCFET亞閾值擺幅減小。

3) 對(duì)比了鐵電材料分別為PZT、SBT和BTO的NCFET的器件性能，由于SBT的|x|最大，而鐵電電容CFE主要是由各向異性參數(shù)α決定的，添加了SBT的鐵電層的NCFET,其鐵電電容CFE和本征MOSFET電容CMOS耦合度更高，其亞閾值擺幅就更小。