一種利用門電路實(shí)現(xiàn)可靠啟動(dòng)的基準(zhǔn)電流源

2014-10-17 10:56:51陳華等

現(xiàn)代電子技術(shù) 2014年19期

陳華等

摘要：為了解決電流和模式的基準(zhǔn)電路的潛在啟動(dòng)失敗問(wèn)題以及使電路更加低功耗、低復(fù)雜度、高穩(wěn)定性，提出了一種利用數(shù)字門電路實(shí)現(xiàn)可靠啟動(dòng)的CMOS帶隙基準(zhǔn)電流源。Spectre仿真表明，在1.8 V電源電壓下，功耗為180 μW，電路輸出20 μA參考電流，溫度系數(shù)為11.9 ppm，線性度為1 054 ppm/V，輸出噪聲電壓為0.1 mV，電源抑制比為-42 dB。采用TSMC 0.18 μm CMOS工藝流片。測(cè)試結(jié)果表明，電路能在15.4 μs內(nèi)實(shí)現(xiàn)可靠啟動(dòng)，輸出參考電壓穩(wěn)定在1.28 V，其溫度系數(shù)為89 ppm。該基準(zhǔn)電流源已經(jīng)成功地應(yīng)用于工業(yè)自動(dòng)化無(wú)線傳感網(wǎng)（WIA）節(jié)點(diǎn)芯片的頻率綜合器中，并取得良好的應(yīng)用效果。

關(guān)鍵詞：頻率綜合器；帶隙基準(zhǔn)電路；電流和模式；啟動(dòng)電路

中圖分類號(hào)： TN752?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）19?0143?03

Reliable startup of bandgap reference current source by using gate circuit

CHEN Hua，GUO Gui?liang， LUO Chao， LIU Sheng?you， LAI Qiang?tao， YAN Yue?peng

（Institute of Microelectronics， Chinese Academy of Sciences， Beijing 100029， China）

Abstract： A reliable and fast startup circuit of CMOS bandgap reference （BGR） current source， which is realized by a digital gate circuit， is proposed to solve this problem of potential fail to start up BGR circuit with current sum mode to the correct working state and make BGR less power， less complicate and higher stability. Spectre simulation shows BGR circuit can output 20 uA reference current with temperature coefficient of 11.9 ppm and linearity of 1 054 ppm/V at 1.8 V supply voltage. What′s more， the output noise voltage is 0.1 mV and PSRR is -42 dB. With TSMC0.18um CMOS process， the measured results indicate that BGR circuit can reliably start up in 15.4 us， whose output reference voltage is stabilized at 1.28 V and temperature coefficient is 89 ppm at -40～125 ℃. The bandgap reference current source has been successfully applied to the frequency synthesizer in the node chip in WIA for industrial automation.

Keywords： frequency synthesizer； bandgap reference circuit； current sum mode； startup circuit

0 引言

在工業(yè)無(wú)線傳感網(wǎng)（WIA）節(jié)點(diǎn)芯片的頻率合成器中，需要零溫度系數(shù)的參考電流作為電荷泵及電流模分頻器的偏置電流，這種電流有助于提升模塊的性能，從而改善鎖相環(huán)的整體性能。傳統(tǒng)的基準(zhǔn)電路只能提供零溫度系數(shù)的參考電壓[1?4]。文獻(xiàn)[5]最早提出利用電流和模式的帶隙基準(zhǔn)電路產(chǎn)生零溫度系數(shù)參考電流，但需要額外的上電復(fù)位信號(hào)來(lái)啟動(dòng)；文獻(xiàn)[6]指出該結(jié)構(gòu)電路可能會(huì)進(jìn)入三極管沒(méi)有被正常導(dǎo)通的第三個(gè)“簡(jiǎn)并”偏置點(diǎn)，也即啟動(dòng)失敗狀態(tài)，采用拷貝三極管電流并觸發(fā)啟動(dòng)管的方法來(lái)擺脫這個(gè)偏置點(diǎn)。文獻(xiàn)[7]則采用一個(gè)比較器來(lái)實(shí)現(xiàn)。這些方案都是模擬方法，增加了電路的復(fù)雜性和功耗，有的還容易產(chǎn)生不穩(wěn)定。

為了既能實(shí)現(xiàn)可靠的啟動(dòng)，又能適當(dāng)降低電路的復(fù)雜度，降低功耗，提高穩(wěn)定性，本文提出了一種數(shù)字方案，利用自身輸出的參考電壓和門電路來(lái)觸發(fā)啟動(dòng)，并且通過(guò)仔細(xì)設(shè)計(jì)運(yùn)放和基準(zhǔn)部分使得該基準(zhǔn)同時(shí)具有低溫度系數(shù)、低噪聲和高電源抑制比，從而滿足系統(tǒng)要求。

1 傳統(tǒng)的帶隙基準(zhǔn)源

傳統(tǒng)基準(zhǔn)源電路如圖1所示，若[M1=M2=M3=M4，][Q1=][Q3=（1n）?Q2；]運(yùn)放增益足夠大，使得[vip≈vin，]則有：

[Iref=I1=I2=I3=VT?lnnR1∝T] （1）

[Vref=R2?lnnR1VT+VBE3] （2）

理論上若式（2）的[VT]系數(shù)為17.2時(shí)，參考電壓可實(shí)現(xiàn)零溫度系數(shù)，但式（1）參考電流是PTAT電流。關(guān)于運(yùn)放AMP的設(shè)計(jì)，由于[vip≈VBE1≈]0.7 V，需要合理選取輸入管的種類，使得輸入管和尾電流管都處于飽和區(qū)；輸入管[W?L]盡可能大，以提高匹配，降低失調(diào)電壓；有源負(fù)載管和自偏置管的[L]盡可能大，以提高PSRR；最好單級(jí)實(shí)現(xiàn)，以增強(qiáng)整體的穩(wěn)定性。關(guān)于核心部分設(shè)計(jì)，要注意Q2的發(fā)射極電流密度不要太低，這就要求倍數(shù)[n]不宜取得過(guò)大，或者在發(fā)射極電流不是很大的情況下，三極管不宜取最大尺寸，比如10 μm×10 μm。另外，M1～M4的[L]必須取大以提高PSRR。文獻(xiàn)[8]指出電容[C1]容值要選取合理，一方面使得AMP和M2組成的負(fù)反饋支路穩(wěn)定，另一方面使得負(fù)載端信號(hào)對(duì)M1～M4柵極的擾動(dòng)降至最低。

該電路的缺點(diǎn)是，提供的基準(zhǔn)電流[Iref]是PTAT電流，不適合本項(xiàng)目的需要，所以需要尋找其他的實(shí)現(xiàn)方案。

2 本文提出的帶隙基準(zhǔn)源

2.1 核心電路設(shè)計(jì)

為了得到零溫度系數(shù)的參考電流，采用Banba結(jié)構(gòu)，即在傳統(tǒng)結(jié)構(gòu)上，左右支路各并聯(lián)一個(gè)電阻，阻值一樣，如圖2所示。若[M1=M2，][Q1=（1n）?Q2，]運(yùn)放使得[vip≈vin，]則有：

[I1=（VT?lnn）R1] （3）

[I2=VBE1R2] （4）

[I3=I1+I2=1R2R2?lnnR1VT+VBE1] （5）

理論上若[VT]系數(shù)為17.2，可得到零溫度系數(shù)的電流[I3，]通過(guò)選擇合適的[R2]值可獲得需要的電流值。若[M3=（1m）?M2，]則有：

[Vref=I3m?R3=R3m?R2R2?lnnR1VT+VBE1] （6）

如果忽略[R3R2]的溫度系數(shù)，可得到零溫度系數(shù)的[Vref。]由于增加了一個(gè)變量[m，]這樣可以更靈活地設(shè)置[Vref]值。該結(jié)構(gòu)省去三極管Q3，可以更好地做匹配，同時(shí)也減小了面積。電容[C1]和[C2]用來(lái)穩(wěn)定電路。另外，考慮到運(yùn)放輸出端的驅(qū)動(dòng)壓力，基準(zhǔn)電流[I3]的拷貝管不宜多，最好用電流鏡接M4的漏端，然后再拷貝，注意管子的[L]要取大。

由于存在并聯(lián)電阻，該電路存在第三個(gè)穩(wěn)定點(diǎn)，例如當(dāng)[I3]電流比較小時(shí)，[Q1，Q2]不導(dǎo)通，小電流全部從[R2]流走，此時(shí)運(yùn)放和M1，M2照常工作。為了讓電路脫離這一不希望的簡(jiǎn)并點(diǎn)，當(dāng)電流比較小時(shí)，要求[I2R2>VBE1，][R2?R1，]另外還需要仔細(xì)設(shè)計(jì)合適的啟動(dòng)電路。

2.2 運(yùn)放和啟動(dòng)電路設(shè)計(jì)

本文提出的運(yùn)放電路和啟動(dòng)電路如圖3所示。運(yùn)放采用單級(jí)，通過(guò)MP3和MN4自偏置；啟動(dòng)電路是由[Vref、]反相器、與門、MN5、傳輸門TG1來(lái)組成。電路有2個(gè)工作模式，當(dāng)PDB=0時(shí)，電路處于關(guān)斷模式。此時(shí)，TG1關(guān)閉，開(kāi)關(guān)管MP4導(dǎo)通，將[Vo]拉高到[VCC，]關(guān)斷運(yùn)放和核心電路，[Vref≈0。]

而當(dāng)PDB=1時(shí)，電路處于工作模式。此時(shí)MP4關(guān)閉，TG1導(dǎo)通，MN5在短時(shí)間內(nèi)導(dǎo)通，拉低[Vo，]運(yùn)放自偏置部分（管子MP3和MN4）建立偏置電壓，同時(shí)核心電路的M1～M4導(dǎo)通，Q1，Q2流過(guò)一股大電流，核心電路慢慢建立，當(dāng)[Vref]電壓升至反相器的閾值時(shí)，信號(hào)A變0，關(guān)斷MN5和MN6，導(dǎo)通TG2，運(yùn)放自偏置工作。運(yùn)放檢測(cè)輸入端[vip]和[vin]的差值，利用M1和M2管進(jìn)行反饋調(diào)節(jié)差值，同時(shí)[Vo]電壓也慢慢建立起來(lái)，如圖4所示。于是，整個(gè)電路進(jìn)入希望的穩(wěn)定工作狀態(tài)，輸出零溫度系數(shù)的參考電流。

注意，MN1和MN2管的閾值電壓必須比較低，才能使得在VINCM=VBE1≈0.7 V時(shí)，MN3能飽和工作，為此，選擇中等閾值電壓的管子nmosmvt（Vth=0.3 V）。由于沒(méi)有用共源共柵結(jié)構(gòu)，所以MP1～MP3， MN1～MN4的[L]盡可能取大，一方面可以提高PSRR，另一方面可以提高匹配，減小輸入失調(diào)電壓。

3 版圖及后仿真

一個(gè)良好的版圖設(shè)計(jì)可以減小前后仿真的差異，提升電路性能，增強(qiáng)電路可制造性和一致性。版圖設(shè)計(jì)中要特別注意器件的匹配和布局布線的合理性[9]。

針對(duì)基準(zhǔn)電路中的關(guān)鍵器件，三極管和電阻分別考慮如下：Q2管的個(gè)數(shù)取8，Q1管取1，3×3共中心排布，中心放Q1管，外圍放Q2管。電阻采用高阻值poly電阻，等比例復(fù)制方法，即使用單元電阻條，采用并聯(lián)串聯(lián)方法實(shí)現(xiàn)所需阻值。連線采用金屬，避免使用拐角，避免拐角誤差。電阻外圍采用dummy電阻增強(qiáng)電阻的匹配和精度，減小工藝誤差。本文設(shè)計(jì)的版圖如圖5所示。

利用Calibre xRC對(duì)版圖進(jìn)行寄生參數(shù)提取，然后仿真，得到參考電流的溫度系數(shù)曲線如圖6所示；它隨電源電壓變化的線性度曲線如圖7所示；參考電壓[Vref]溫度系數(shù)曲線如圖8所示，曲線呈現(xiàn)單邊傘形是由于內(nèi)部電阻[R3]自身有溫度系數(shù)，干擾了參考電流的溫度特性，從而導(dǎo)致[Vref]溫度系數(shù)比較大。其他仿真參數(shù)見(jiàn)表1。

4 流片測(cè)試結(jié)果

在TSMC 0.18 μm CMOS工藝上進(jìn)行流片，芯片照相如圖9所示。由于測(cè)試參考電流比測(cè)試參考電壓要復(fù)雜，不易控制且不易測(cè)試準(zhǔn)確，所以本次采用測(cè)試參考電壓的方法，來(lái)測(cè)試該基準(zhǔn)電路的啟動(dòng)情況及溫度系數(shù)。

使用Agilent MSO?X 2022A示波器測(cè)試該基準(zhǔn)電路的啟動(dòng)情況，如圖10所示，可見(jiàn)該基準(zhǔn)電路能在15.4 μs內(nèi)可靠地快速啟動(dòng)。利用溫度箱espec su?261和數(shù)字多功能表Agilent 34410A Digit multimeter測(cè)試參考電壓的溫度系數(shù)，如圖11所示，可算溫度系數(shù)為89 ppm。這兩項(xiàng)測(cè)試結(jié)果見(jiàn)表1。

5 結(jié) 論

本文提出了一種基于電流和模式的基準(zhǔn)電流源，利用簡(jiǎn)單的門電路和開(kāi)關(guān)管實(shí)現(xiàn)了電路的可靠啟動(dòng)，解決了存在于電流和模式下的潛在啟動(dòng)問(wèn)題，即保證電路上電后啟動(dòng)到合適的偏置點(diǎn)；同時(shí)該結(jié)構(gòu)具有數(shù)字化、高穩(wěn)定性、低功耗，低噪聲等特點(diǎn)。該基準(zhǔn)電流源已經(jīng)成功地應(yīng)用于WIA系統(tǒng)的射頻收發(fā)機(jī)中，取得了良好的性能。

注：本文通訊作者為陳華。

參考文獻(xiàn)

[1] GONG X， LIU M， ZHOU B， et al. A novel wide temperature range bandgap reference [C]// 2012 IEEE 55th International Midwest Symposium on Circuits and Systems （MWSCAS）. Boise， ID： IEEE， 2012： 506?509.

[2] KAZEMINIA S， HADIDI K， KHOEI A， et al. Effect of bandgap energy temperature dependence on thermal coefficient of bandgap reference voltage [C]// 2011 20th European Conference on Circuit Theory and Design （ECCTD）. Linkoping： [s.n.]， 2011：449?452.

[3] LI Y， WANG Y， YAN N， et al. A subthreshold MOSFET bandgap reference with ultra?low power supply voltage [C]// 2011 IEEE 9th International Conference on ASIC （ASICON）. Xiamen， China： IEEE， 2011： 862?865.

[4] GALEANO E， OLMOS A， BOAS A. A very low power area efficient CMOS only bandgap reference [C]// 2012 25th Symposium on Integrated Circuits and Systems Design （SBCCI）. Brasilia： [s.n.]， 2 2012： 1?6.

[5] BANBA H， SHIGA H. A CMOS bandgap reference circuit with sub?1?V operation [J]. IEEE Journal of Solid?State Circuits， 1999， 34（5）： 670?674.

[6] MALCOVATI P， MALOBERTI F， FIOCCHI C， et al. Curvature?compensated BiCMOS bandgap with 1?V supply voltage [J]. IEEE Journal of Solid?State Circuits， 2001， 36（7）： 1076?1081.

[7] 郭家榮，冉峰.一種利用比較器實(shí)現(xiàn)可靠啟動(dòng)的帶隙基準(zhǔn)電壓源[J].微電子學(xué)與計(jì)算機(jī)，2013，30（5）：117?120.

[8] RAZAVI Behzad. Design of analog CMOS integrated circuits [M]. New York： McGRAW?Hill， 2001.

[9] 黃裕泉，李斌，鄭曰.1.5 V工作電壓帶隙基準(zhǔn)電路的設(shè)計(jì)[J]. 微電子學(xué)與計(jì)算機(jī)，2007，24（3）：95?98.