一種基于FPGA的高精度定時內(nèi)插間隔估計方法*

陳 章，安君帥

（南京熊貓漢達(dá)科技有限公司，江蘇 南京 210001）

0 引 言

數(shù)字通信系統(tǒng)的收發(fā)信機設(shè)計正在向全數(shù)字化方向發(fā)展。位定時同步作為全數(shù)字接收機的關(guān)鍵技術(shù)一直備受關(guān)注，是各類系統(tǒng)研究的熱點問題[1-2]，而定時恢復(fù)的好壞將直接影響接收機的工作性能。

對于高動態(tài)運行的終端，由于其動態(tài)特性引入的多普勒變化率較為嚴(yán)重，為獲取較高EVM質(zhì)量的信號，通常采用閉環(huán)環(huán)路實現(xiàn)位定時同步。一般來講，位定時過程分為定時誤差檢測和誤差校正兩步。經(jīng)典的誤差檢測算法包括Gardner算法和平方法，之后的研究提出了許多改進算法，關(guān)注點通常集中在定時誤差檢測和環(huán)路濾波器設(shè)計的改進上[3-8]。文獻[6]對QAM信號給出了改進的Garnder算法，文獻[7]通過對信號采樣平方做離散FFT提取定時信息，文獻[8]針對過采樣倍數(shù)高、定時抖動大等問題提出了改進算法。誤差校正通常通過內(nèi)插濾波器實現(xiàn)，之后的研究提出了許多內(nèi)插濾波器設(shè)計方法。文獻[9]基于Chebyshev最佳一致逼近設(shè)計最佳內(nèi)插濾波器；文獻[10]引入線性加權(quán)的概念，基于最小均方誤差的準(zhǔn)則設(shè)計高性能濾波器，但只適用于高階QAM信號；文獻[11]對立方插值系數(shù)的計算方式與插值時刻進行了改進，需要通過矩陣運算完成，工程實現(xiàn)復(fù)雜度高；文獻[12]采用頻域最優(yōu)法對樣條插值器進行改進。以上改進方法大多數(shù)集中于理論研究層面，未充分考慮工程實現(xiàn)的復(fù)雜度和通用性，如內(nèi)插濾波器的改進算法多是從系統(tǒng)角度對內(nèi)插濾波器逼近，這樣在對逼近誤差進行濾波后再平均分配到定時輸出上，精度嚴(yán)重降低。為提高精度，需采用高階內(nèi)插設(shè)計，而這大大增加了工程實現(xiàn)復(fù)雜度和硬件開銷。

為在不增加工程實現(xiàn)復(fù)雜度和硬件資源開銷的基礎(chǔ)上提高內(nèi)插精度，本文提出了一種基于FPGA的高精度定時恢復(fù)內(nèi)插間隔估計方法，可將內(nèi)插間隔估計精度提高到FPGA處理主時鐘級別，由此降低對內(nèi)插濾波器的設(shè)計要求，可在常規(guī)低資源開銷的內(nèi)插濾波器設(shè)計基礎(chǔ)上仍然取得較高的定時恢復(fù)精度。

1 定時同步環(huán)模型

本文采用的定時同步環(huán)結(jié)構(gòu)如圖1所示，包括異步抽樣器、內(nèi)插濾波器、定時誤差檢測器、環(huán)路濾波器以及高精度內(nèi)插器控制器。

圖1 高精度位定時同步環(huán)結(jié)構(gòu)

（1）異步抽樣器用于獲得與所需采樣速率接近的采樣數(shù)據(jù)。本文設(shè)計采樣模塊采用異步抽樣結(jié)構(gòu)，假設(shè)系統(tǒng)基帶處理時鐘Tm，通過生成一個分頻時鐘Ts，使其接近系統(tǒng)需要的接收信號采樣速率Tr，并用其對接收數(shù)據(jù)x(t)進行采樣得到輸出信號x(mTs)=x(m)。本文對基帶處理時鐘Tm和接收信號采樣速率Tr不做整數(shù)倍要求，可根據(jù)系統(tǒng)精度和處理效率要求任意設(shè)定基帶處理時鐘，無需增加額外的時鐘模塊產(chǎn)生分?jǐn)?shù)倍的時鐘。

（2）內(nèi)插濾波器用于在數(shù)字域?qū)Σ蓸又禂?shù)據(jù)進行修正，得到與發(fā)送機時鐘頻率相等的信號。綜合考慮工程實現(xiàn)復(fù)雜度、內(nèi)插精度和硬件資源占用量，本文采用基于Farrow結(jié)構(gòu)的四點分段拋物線內(nèi)插濾波器，結(jié)構(gòu)如圖2所示。Farrow內(nèi)插濾波器的傳遞函數(shù)滿足：

式中，Ci(i=-2,-1,0,1)為濾波器系數(shù)，滿足：

式中，μk為小數(shù)內(nèi)插間隔，可通過內(nèi)插控制器估計得到。內(nèi)插間隔μk的精度決定了內(nèi)插輸出的精度，為獲得高精度內(nèi)插輸出，本文提出了一種高精度內(nèi)插間隔估計方法。

圖2 內(nèi)插器結(jié)構(gòu)

2 高精度內(nèi)插間隔估計方法

在內(nèi)插器模塊中，通過基準(zhǔn)點mk標(biāo)定當(dāng)前的I個信號抽樣值，通過內(nèi)插間隔μk標(biāo)定當(dāng)前的濾波器抽樣值。內(nèi)插器控制模塊可以通過累減NCO實現(xiàn)，本文提出的高精度內(nèi)插間隔估計方法核心思想如圖3所示。

圖3 內(nèi)插間隔估計方法

假設(shè)位定時誤差檢測模塊輸出為e(mTm)=e(m)，則第m個時鐘時NCO的輸入值η(mTm)=η(m)為：

式中，[·]表示取整，N為NCO控制模塊的累加精度。NCO寄存器中的瞬時值為φ(m)為：

小數(shù)間隔的產(chǎn)生與NCO翻轉(zhuǎn)前的剩余相位有關(guān)。假設(shè)NCO寄存器的值在t=kTr出現(xiàn)下溢，由三角關(guān)系可知 μ=φ(m)/η(m)。定義 δ=2M-NTr/Tm≈1/η(m)，M用于規(guī)定δ的量化精度，則μ可近似等效為：

內(nèi)插濾波器所需的內(nèi)插間隔μk以輸入數(shù)據(jù)速率Ts為參考基準(zhǔn)，從圖3可以看出：

由于輸入數(shù)據(jù)速率Ts由基帶處理時鐘Tm整數(shù)倍分頻得到，假設(shè)分頻比為S，則可以得到：

通過式即可得到內(nèi)插間隔的高精度估計。

在常規(guī)處理方法中，由于μk為小數(shù)間隔，μk的估計誤差完全由量化精度決定。本文將小數(shù)間隔μk按照基帶處理時鐘Tm進行切割，估計誤差由μ帶來，此時得到的估計誤差小于Tm。按照上述方法，本文設(shè)計的高精度內(nèi)插間隔估計結(jié)構(gòu)如圖4所示。

圖4 內(nèi)插間隔估計結(jié)構(gòu)

3 結(jié)果分析

為驗證本系統(tǒng)高精度位定時同步環(huán)性能，系統(tǒng)預(yù)設(shè)模型輸入Eb/N0=3 dB的信號，同時疊加一定的多普勒殘余。位定時同步環(huán)的內(nèi)插濾波器輸出收斂過程如圖5所示，定時誤差檢測輸出如圖6所示，高精度內(nèi)插控制器輸入如圖7所示。

圖5 定時同步環(huán)收斂過程

圖6 定時誤差檢測輸出

圖7 高精度內(nèi)插控制器輸入

可以看出，基于本文的高精度定時恢復(fù)內(nèi)插間隔估計方法設(shè)計的位定時同步環(huán)，在系統(tǒng)運行過程中不斷收斂于最佳采樣位置，可獲得低于系統(tǒng)主時鐘的恢復(fù)精度，相較于內(nèi)插間隔估計方法環(huán)路設(shè)計，大大提升了定時恢復(fù)精度，且時序邏輯控制簡單，工程實現(xiàn)復(fù)雜度低，同時占用硬件資源小，對內(nèi)插濾波器設(shè)計的要求低。

4 結(jié) 語

針對全數(shù)字化接收機位定時技術(shù)存在的位定時同步精度低、工程實現(xiàn)復(fù)雜度高、硬件開銷大等問題，提出了一種基于FPGA的高精度定時恢復(fù)內(nèi)插間隔估計方法。應(yīng)用該方法設(shè)計的定時同步環(huán)在不增加內(nèi)插濾波器設(shè)計要求的同時，能夠有效提高定時恢復(fù)精度，工程實現(xiàn)復(fù)雜度低，占用硬件資源小。