一種適于Sigma-Delta ADC的高增益放大器的設(shè)計

(中國電子科技集團公司 第五十四研究所，石家莊 050000)

0 引言

作為模擬電路和數(shù)字電路的中介，模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)在現(xiàn)代信息領(lǐng)域中發(fā)揮著重要應(yīng)用。近年來，對ADC的性能提出了更高的要求，隨著數(shù)字信號處理技術(shù)的發(fā)展，高分辨率的模數(shù)轉(zhuǎn)換器越來越受到青睞。Sigma-Delta模數(shù)轉(zhuǎn)換器憑借過采樣和噪聲整形技術(shù)成為高精度模數(shù)轉(zhuǎn)換器，在信號處理系統(tǒng)中作為重要的單元。因此，實現(xiàn)Sigma-Delta 模數(shù)轉(zhuǎn)換器的高精度、高性能、高性價比具有很好的研究價值和現(xiàn)實意義。盡管近年來我國在IC產(chǎn)業(yè)投入較多，Sigma-Delta轉(zhuǎn)換器水平有所提高，但是相比國外，我們?nèi)匀挥泻艽蟛罹?。預(yù)計在未來幾年，Sigma-Delta ADC還是會呈穩(wěn)步增長的趨勢，所以我國在ADC方面的發(fā)展仍有很大的必要性和重要性。

在Sigma-Delta ADC的采樣保持電路中，運算放大器是其中一個重要的部分，其性能好壞直接影響著整個ADC的性能。本文重點分析和設(shè)計用于Sigma-Delta ADC電路中的第一級運算放大器。設(shè)計一種寬帶寬和高增益的運放是非常困難的，在以前技術(shù)中，已經(jīng)有很多策略來解決這個問題，例如使用cascode，三重cascode和多階段架構(gòu)，但是還是存在著各種各樣的問題。Bult.K.等人提出增益增強結(jié)構(gòu)有效提高運放增益，這一方法能夠在不影響帶寬的前提下有效提高放大器的性能[1]。在增益增強技術(shù)中，速度、精度和功耗之間存在著動態(tài)平衡，使其成為在設(shè)計高分辨率和高速ADC時被應(yīng)用的重要原因。所以本文也決定在放大器中增加使用增益增強技術(shù)，以達到高增益的效果。

另外，Sigma-Delta轉(zhuǎn)換器重點應(yīng)用于音頻領(lǐng)域的特點，要求其在低頻時也能夠準確高精度地傳輸信號，提高Sigma-Delta轉(zhuǎn)換器的應(yīng)用范圍。針對這一特點，我們可以通過斬波穩(wěn)定技術(shù)來實現(xiàn)濾除低頻噪聲的效果。斬波穩(wěn)定技術(shù)本質(zhì)上就是對信號進行調(diào)制解調(diào)。首先調(diào)制信號，再加上噪聲一起進行解調(diào)，如此便可使信號解調(diào)回原頻率處，而將噪聲調(diào)制到了高頻處，再通過一個低通濾波器便可濾除噪聲，實現(xiàn)低頻的高精度轉(zhuǎn)換。

1 運算放大器

目前，Sigma-Delta ADC在音頻領(lǐng)域有很重要應(yīng)用，隨著科技水平的上升，對音頻質(zhì)量提出了更高要求，也就對Sigma-Delta ADC的速率、精度和動態(tài)范圍都提出了更高的要求，因此要求其運算放大器能夠滿足精度高、輸出擺幅大的要求。

運算放大器常見的有三種結(jié)構(gòu)：折疊式共源共柵運算放大器、套筒式運算放大器和兩級運算放大器。相比較其他兩種結(jié)構(gòu)，兩級運放很容易實現(xiàn)高增益，而且差分輸出擺幅也足夠大，但缺點是會產(chǎn)生由高階極點造成的有限穩(wěn)定帶寬。所以不是本設(shè)計的最佳選擇。套筒式運放優(yōu)點在于功耗低，但是缺點在于結(jié)構(gòu)限制了其輸出擺幅和共模范圍，不適用于低壓設(shè)計。折疊共源共柵運放相比套筒式運放頻率特性好、輸出擺幅大，并且在低電壓設(shè)計中有明顯的優(yōu)勢[2]。通過對折疊式共源共柵結(jié)構(gòu)應(yīng)用增益增強技術(shù)，在不影響信號帶寬、壓擺率和相位特性的情況下進一步提高電路的直流增益。因此根據(jù)本設(shè)計要求，選取了應(yīng)用增益增強技術(shù)的折疊式共源共柵結(jié)構(gòu)。

為了得到高增益又同時不會影響運放的相位和信號帶寬等特性，本文設(shè)計了對折疊式共源共柵(cascode)加入增益增強技術(shù)。電路主要由五部分組成：主運放，輔助運放、共模反饋、偏置電路和斬波開關(guān)。

1.1 增益增強技術(shù)

在引言中已經(jīng)提到，兩級運算放大器很容易實現(xiàn)高增益，而折疊式共源共柵如何能夠在單級放大器的基礎(chǔ)上提高增益，我們能夠想到的最直接方法就是增加輸出阻抗。為提高輸出阻抗，可以采用是通過增大輸入晶體管的長度和增加輸出電阻的倍數(shù)。而過分增大晶體管長度會導(dǎo)致芯片版圖面積過大等問題，所以就可以應(yīng)用上文中提到的增益增強技術(shù)，通過增加一個放大器的增益來提高輸出電阻的數(shù)值。

如圖1是增益增強技術(shù)。增益增強技術(shù)是通過負反饋環(huán)路來決定管子漏電壓的大小。負反饋調(diào)節(jié)Vx的值使其趨于Vref。因此，增益增強技術(shù)通過輔助放大器Add調(diào)整M2管子的柵極電壓減小輸出電壓Vout對Vx的影響。當沒有Add放大器的時候，在小信號分析中，由輔助定理得電壓增益，Av=-GmRout針對圖1可認為Gm=Gm1，為了計算Rout，電路可以看成帶負反饋電阻Ro1的共源級，因此得

Rout=ro2(1+gm2ro1)

(1)

故得共源共柵放大器的增益為：

Av=gm1ro2(gm2ro1)

(2)

加入了Add放大器之后，輸出電阻變?yōu)椋?/p>

Rout=ro2(1+(1+Add)gm2ro1)

(3)

則增益變?yōu)?/p>

Av=gm1ro2(gm2ro1)[1+(1+Add)gm2ro1]

(4)

由此可見，利用增益增強技術(shù)后，輸出電阻相比原來提高了Add倍，增益比原來增大了Add倍[3]。增益增強技術(shù)中，加入Add放大器不會影響整體輸出擺幅、等效輸入噪聲，能夠廣泛應(yīng)用于高速高精度放大器中。但是輔助運放的引入會產(chǎn)生一個零極點對，影響信號的建立時間[4]。

圖1 增益增強技術(shù)

1.2 運放的設(shè)計

圖2 增益增強型cascode運放主電路

輔助運算放大器同樣采用了共源共柵結(jié)構(gòu)，如圖3所示。其中A2采用了與主運放一樣的結(jié)構(gòu)，M24～M29為輔助運放A2的共模反饋；A1采用了NMOS管輸入，其余與主運放類似，其中M41～M46為輔助運放A1的共模反饋。

ωa≥βωu

(5)

這樣對于帶反饋因子β的閉環(huán)，穩(wěn)定時間內(nèi)不會受到偶極子的影響。從穩(wěn)定性角度出發(fā)，它又必須小于主運放的次主極點頻率。如圖4所示，即：

βωu≤ωa≤ωp2

(6)

其中:ωa為輔助運放的單位增益帶寬，β為閉環(huán)反饋系數(shù)，ωu為主運放的單位增益帶寬，ωp2為主運放的次極點頻率[6]。

圖3 輔助運算放大器的電路圖

圖4 主運放和輔助運放增益比較圖

1.3 共模反饋

由于器件的不匹配對全差分結(jié)構(gòu)的共模電壓會產(chǎn)生明顯影響，故不能通過差分信號的負反饋來控制。所以我們需要在輸出端增加一個額外的共模反饋(CMFB)環(huán)路來確定輸出共模電壓，并調(diào)節(jié)輸出共模電壓達到指定電壓數(shù)值?？紤]到時域范圍，共模反饋有兩種電路：開關(guān)電容反饋(SC-CMFB)和連續(xù)時間反饋(CT-CMFB)。采用連續(xù)時間共模反饋的優(yōu)點是輸出電壓穩(wěn)定，但不足的增加功耗，降低電路的線性，還會影響電路的差動增益。采用開關(guān)電容共模反饋能夠降低功耗，提高線性度，但是開關(guān)時鐘會帶來時鐘耦合，導(dǎo)致差分輸出信號出現(xiàn)誤差[7]。

共模反饋環(huán)路在通常使用的全差分放大器中是必須的。一個好的共模反饋環(huán)路應(yīng)該是和差分環(huán)路具有相似的通路。如上圖3輔助運放A1和A2的電路結(jié)構(gòu)中，M24～M29和M41～M46為其共模反饋，例如在輔助運放A1中，M43、M44的柵壓受A1輸出電壓控制，M42的柵壓VP1為參考電壓用于與共模電壓作比較，最后M42的漏極電壓用于控制A1的尾電流達到反饋的目的。其共模反饋環(huán)路增益為：

A1fb=gm43·(r042∥r045)·

gm39[(gm37r037r039)∥(gm35r035r033]

(7)

同理可得輔助運放A2的共模反饋增益為：

A2fb=gm27·(gm26r026∥r024)·

gm16[(gm18r018r016)∥(gm20r020r022]

(8)

共模反饋環(huán)路與差分環(huán)路具有類似的增益和相位性能，可以達到很好的反饋效果。

以上為連續(xù)時間的共模反饋，但是由于連續(xù)型反饋在輸出擺幅上具有一定的限制，運用在主運放中會使其輸出擺幅不能達到理想值。在主運放中，我們采用對輸出擺幅沒有影響的開關(guān)電容反饋，如圖5所示。開關(guān)電容本質(zhì)上是通過(Vcm-Vbias)來調(diào)節(jié)(Vo-Vfb)的值，來進行共模調(diào)節(jié)。當Ψ1為高電平時，C1充電至(Vcm-Vbias)，將差值電荷保存起來；當Ψ2為高電平時，C1和C2并聯(lián)，C2上的電壓由C1重新賦予，C2重新確定(Vo-Vfb)進而確定Vfb的值。開關(guān)電容的共模反饋在兩個方面的特點：一時前面提到的對輸出擺幅沒有限制；二是采用電容避免了阻性的負載。但是開關(guān)電容反饋也有很大不足，就是會增加芯片面積，增加了生產(chǎn)成本，所以只將其應(yīng)用于主運放，不適用于輔助運放。

圖5 開關(guān)電容共模反饋

1.4 偏置電路

圖6 偏置電路

偏置電路在放大器的設(shè)計中也很重要，合適的偏置電路設(shè)計對整體放大器的性能有很大的幫助。本文采用高擺幅的共源共柵偏置電路，其為主運放和輔助運放提供了所需要的偏置電壓。如圖6所示，VB0、VB1、VB2、VB3和VP1為偏置電壓。

1.5 斬波開關(guān)

在集成電路中，線性度也是一個很重要的因素，要提高電路的線性度就要找到方法來消除放大器帶來的非線性影響，例如噪聲、輸入直流失調(diào)等，以此來提高增益，實現(xiàn)論文高增益的效果，使此Sigma-Delta ADC適用于低頻信號。

在MOS晶體管的柵氧化層和硅襯底的界面會有很多“懸掛”鍵，當電荷載流子運動到這個界面時，有一些被隨機地俘獲，隨后又被能態(tài)釋放，如此導(dǎo)致在漏電流中產(chǎn)生的噪聲稱為閃爍噪聲。而在差分電路中，會存在失配現(xiàn)象，即當Vin=0且完全對稱時，Vout≠0，這時便說電路中存在著直流失調(diào)。

4個在斬波穩(wěn)定技術(shù)是大約50年前提出的一種用于抑制包括閃爍噪聲和直流失調(diào)造成的低頻噪聲的方法，能夠達到提高增益的效果。斬波技術(shù)是將輸入信號與低頻噪聲隔離，即通過調(diào)制器將有用信號調(diào)制到高頻，經(jīng)過放大后解調(diào)回基頻。而低頻噪聲則被直接調(diào)制到高頻處，再通過低通濾波器可以將其直接濾除。

斬波開關(guān)是一個雙輸入雙輸出的四端口器件，主要是由4個開關(guān)組合而成，具體原理分析如下：

(9)

其中直流分量a0和余弦正弦分量an、bn為：

(10)

(11)

(12)

由此可將f(t)表示為：

(13)

加入斬波開關(guān)，等同于使輸入信號f(t)乘以cosωt，等效在頻域范圍就是對f(t)的傅里葉變換值進行周期性采樣，使其頻域值呈周期化狀態(tài)。假設(shè)m(t)=A1sinω0t、A0分別為外部輸入信號和輸入端直流信號，為了簡化分析，我們只假設(shè)其斬波開關(guān)函數(shù)f(t)為sinωct，A1為輸入的直流失調(diào)和閃爍噪聲等低頻噪聲；A則為運放的直流增益。

為了保證調(diào)制的正常進行，斬波頻率ωc必須小于采樣頻率4πfs，為了確保噪聲濾除效果，ωc又必須大于輸入信號頻率ω0。首先經(jīng)過調(diào)制后，可以得到

y1=[m(t)+A0]·sinωct=

(14)

由此可看出，經(jīng)過調(diào)制，輸入信號和直流信號分別被向高頻平移了ωc。

信號通過放大器被放大了A倍，并且增加了值為A1的噪聲，此時再被進行解調(diào)得到：

(15)

由上式可知，頻率為ω0的輸入信號經(jīng)過調(diào)制解調(diào)后，變?yōu)轭l率為ω0±2ωc的信號和與輸入信號同頻的信號；直流信號經(jīng)過調(diào)制解調(diào)后，變?yōu)?ωc的信號和同頻的信號；而運放引入的低頻噪聲被調(diào)制在頻率為ωc的高頻處。以上只是假設(shè)斬波頻率為ωc的簡化分析，nωc也同樣適用，即將信號分別調(diào)制到nωc的頻率，最終低頻噪聲分別被調(diào)制到ωc，2ωc，3ωc…nωc。如此我們可以在電路后再加一個低通濾波器便可直接濾除低頻噪聲，達到提高電路精度和增益的效果。

2 仿真及結(jié)果

對本論文設(shè)計的運放，在SMIC55nm 3.3 V的工藝下，用Cadence軟件進行了仿真，其仿真結(jié)果如下所示：

在3.3 V電壓情況下，先進行直流仿真，找到直流工作點；再進行了瞬態(tài)仿真，得到階躍響應(yīng)仿真轉(zhuǎn)換速率為162 V/μs；最后進行了交流仿真，結(jié)果如圖7所示，得出運放增益為116.9 dB，相位裕度為72°，單位增益帶寬為355 MHz。

圖7 交流仿真結(jié)果

另外在3.3 V電源電壓下，使用Cadence軟件進行PSS+Pnoise仿真，設(shè)置斬波頻率為10 kHz，結(jié)果如圖8所示，加入斬波開關(guān)后，噪聲被調(diào)制到了斬波頻率的奇數(shù)倍，分別在30 kHz、50 kHz、70 kHz等，低頻處的噪聲降低到110 μV/sqrt(Hz)，顯然地，斬波開關(guān)達到了降低低頻噪聲的效果，使得放大器以及其Sigma-Delta調(diào)制器能夠適用于低頻頻域。

圖8 等效輸出噪聲結(jié)果圖

另外使用Cadence軟件加入IPRBO進行stb共模仿真，可以得到A1的增益為48.48 dB，相位裕度61.25°，A2的增益為55.77 dB，相位裕度41°，開關(guān)電容共模反饋的增益47 dB。由此發(fā)現(xiàn)無論是開關(guān)電容共模反饋還是連續(xù)時間共模反饋都能夠達到放大器的設(shè)計需要，實現(xiàn)放大器更高效的性能，只不過會因為自身優(yōu)缺點的限制應(yīng)用范圍不同。

3 結(jié)束語

本文利用增益增強技術(shù)、斬波穩(wěn)定技術(shù)和共模反饋設(shè)計了一種應(yīng)用增益增強技術(shù)和斬波穩(wěn)定技術(shù)的全差分折疊式共源共柵運算放大器。基于SMIC55nm工藝的基礎(chǔ)上，在3.3 V的電源電壓下，其增益達到116.9 dB，單位增益帶寬可達355 MHz。該放大器采用增益增強技術(shù)中加入了兩個輔助運放，共模反饋也采用傳統(tǒng)的開關(guān)電容反饋，電路結(jié)構(gòu)相對比較簡單，但是能夠達到增益117 dB和單位增益帶寬355 MHz的結(jié)果。加入斬波穩(wěn)定開關(guān)，實現(xiàn)濾除低頻噪聲的效果，避免了低頻處噪聲影響系統(tǒng)輸出精度的問題。相比其他論文研究，本文的放大器設(shè)計結(jié)構(gòu)簡單，但是性能卻能夠達到很高的效果，符合高增益放大器的設(shè)計，能夠廣泛應(yīng)用于Sigma-Delta調(diào)制器，達到用簡單和低成本達到高精度和高標準。