汽車事件數(shù)據(jù)記錄系統(tǒng)硬件電路設計與開發(fā)

湯自寧，劉全周，李占旗，張 蕾，陳 正

（中國汽車技術研究中心有限公司 汽車工程研究院，天津 300300）

1 引言

眾所周知，在飛機中有專門記錄飛行數(shù)據(jù)的黑匣子［1］，而在汽車中也有相應的電子零部件來記錄汽車的行駛數(shù)據(jù)，尤其是當發(fā)生事故時，可以用來分析相應的事件數(shù)據(jù)。至今EDR技術已經(jīng)發(fā)展了40多年，從1970年美國高速公路交通安全局 （NHTSA）聲明要開發(fā)機動車碰撞記錄儀起，國外汽車生產(chǎn)商開始在氣囊控制模塊中安裝一個小型存儲器，這便是EDR的雛形［2］。直到2006年NHTSA發(fā)布了EDR的定義和強制EDR標準49 CFR Part 563，并要求2012年9月1日及以后生產(chǎn)銷售于美國本土的車輛必須遵守該規(guī)定［3］，歐盟、日本也相繼頒布相關規(guī)范。中國在2017年中國國家標準化管理委員會 （SAC）發(fā)布的《機動車運行安全技術條件》（GB7258-2017）中規(guī)定：“8.6.6乘用車應配備能記錄碰撞等特定事件發(fā)生時的車輛行駛速度、制動狀態(tài)等數(shù)據(jù)信息的事件數(shù)據(jù)記錄系統(tǒng) （EDR）”［4］，也就是說，國家已經(jīng)強制規(guī)定后續(xù)生產(chǎn)的車輛應具備事件數(shù)據(jù)記錄系統(tǒng) （EDR）。目前我國對汽車事故數(shù)據(jù)記錄儀 （EDR）標準制定工作正在進行中，會對EDR的設計、制造、安裝、檢驗及使用提出強制性要求。EDR將會作為一種法規(guī)性產(chǎn)品，必將成為國內車輛的標準安全配置。

目前EDR功能多被集成到安全氣囊控制器 （SRS）中，著眼未來，隨著自動駕駛技術和車聯(lián)網(wǎng)功能的發(fā)展，以后車輛需要記錄的數(shù)據(jù)會越來越多，所以需要有一個專門的電子控制器用來記錄車輛的事件數(shù)據(jù)。本文從EDR功能要求出發(fā)，跟隨國內外標準相關要求和市場需求，進行了獨立的EDR電子控制器的硬件電路設計開發(fā)，并闡述了EDR的工作原理及控制存儲單元各個模塊的功能與電路設計。

2 EDR系統(tǒng)總體結構

汽車事故數(shù)據(jù)記錄儀 （Event Data Recorder，EDR）是用來監(jiān)測、記錄、存儲事故前后汽車行駛狀態(tài)數(shù)據(jù)的裝置［5］，其所記錄的數(shù)據(jù)均來自CAN總線、傳感器以及自身內部計算信號，旨在事故發(fā)生后提取數(shù)據(jù)，可作為事故分析、事故鑒定、品質鑒定的重要依據(jù)。EDR系統(tǒng)由碰撞傳感器、控制存儲單元、數(shù)據(jù)提取工具、數(shù)據(jù)分析軟件等部分構成。各部分之間的關系如圖1所示。

3 EDR系統(tǒng)硬件電路總體設計

3.1 EDR控制存儲單元功能需求

控制存儲單元是EDR系統(tǒng)的核心構成部分，其通過CAN總線與整車總線網(wǎng)絡相連，當條件滿足時，實現(xiàn)車輛狀態(tài)及駕駛員操作等信息的記錄與存儲，且控制存儲單元支持提取工具的連接與數(shù)據(jù)提取。EDR控制存儲單元應當滿足以下基本功能需求。

圖1 EDR系統(tǒng)總體結構

1）上電后監(jiān)測車輛加速度變化，當碰撞發(fā)生時應自動觸發(fā)記錄事故前后車輛狀態(tài)信息。

2）當達到鎖定閾值時，EDR控制存儲單元所記錄的事故數(shù)據(jù)不可被擦除、覆蓋。

3）由于事故導致車輛發(fā)生斷電時，EDR控制存儲單元應具備斷電保護功能，完整記錄本次事故數(shù)據(jù)。

4）EDR控制存儲單元應支持UDS診斷協(xié)議，滿足ISO 14229-1，ISO15765-2要求。

5）EDR系統(tǒng)存儲的數(shù)據(jù)應支持標準車載提取 （SAEJ1962診斷連接器）與非車載提取。

3.2 EDR控制存儲單元硬件方案設計

根據(jù)上述EDR控制存儲單元的功能需求，其硬件結構主要由數(shù)據(jù)觸發(fā)采集單元 （傳感器單元）、控制單元 （微控制器單元）和外圍電路3部分組成，其中外圍電路包括電源電路、CAN通信以及斷電保護電路等，EDR硬件結構框圖如圖2所示。

圖2 EDR硬件結構示意圖

4 EDR硬件功能模塊組成及工作原理

4.1 數(shù)據(jù)觸發(fā)采集單元

數(shù)據(jù)觸發(fā)采集單元由板上加速度傳感器和外圍加速度傳感器兩部分組成，通過閾值計算，觸發(fā)微控制器進行數(shù)據(jù)采集。板上加速度傳感器與微控制器通過SPI接口連接；外圍加速度傳感器的數(shù)據(jù)采集由微控制器和PSI5接口電路芯片ELMOS公司的E521.40A共同完成。采用雙傳感器的邏輯算法冗余方案來保證數(shù)據(jù)觸發(fā)的可靠性。

板上加速度傳感器選用意法半導體 （ST）公司的AIS2120SX雙通道加速度傳感器，其具有±120g量程，完全獨立的X和Y方向感應方向，14位精度的加速度數(shù)據(jù)輸出，并集成可編程的數(shù)字低通濾波器與快速和慢速動態(tài)零點修正功能，可以滿足碰撞工況下加速度準確檢測［6］。AIS2120SX還具備兼容的SPI接口，且工作環(huán)境溫度寬達-40°C～105°C，可確保EDR在車輛運行中各種環(huán)境變化及氣候影響時可以正常工作。AIS2120SX通過SPI串行總線與微控制器連接，還可應用于安全氣囊控制器開發(fā)設計中，其電路原理圖如圖3所示。

圖3 板上加速度傳感器原理圖

4.2 微控制器單元

微控制器單元是EDR硬件設計的核心部分，根據(jù)EDR硬件設計方案的功能需求，最多情況下需要處理2路SPI接口加速度傳感器信號；當加速度變化量達到觸發(fā)閾值后，微控制器從車輛高速CAN總線采集所需的車輛狀態(tài)信息，連同加速度信息，存儲于自身RAM存儲器，并鎖定于片上Flash存儲器中，這就需要控制單元具有較快的處理速度和較大的RAM和Flash空間，且支持標準車載提取與非車載提??；微控制器還需采集外界點火信號，并在碰撞發(fā)生時輸出點火驅動信號。同時還要考慮微控制單元的可靠性要求。

綜合上述多方面考慮，選用英飛凌 （Infineon）公司的SAK-XC2267M-104F80LR AB微控制芯片。XC2267M最高工作頻率為80MHz，中斷源多達96個，最快采樣率達到12.5ns［7］，滿足EDR處理速度要求；存儲器模塊包括16KB片上PSRAM、16KB片上DSRAM以及高達832KB片上Flash程序存儲器，充分滿足EDR數(shù)據(jù)存儲空間要求；同時配置8個通用串行通道，支持外圍適配SPI、I2C等多種串行協(xié)議芯片，以及6路高速CAN通信接口、2路A／D接口與若干I／O，符合與其他模塊間的外部接口需求；是一款具有-40°C～125°C的寬工作溫度范圍、高可靠性的符合EDR硬件功能需求的微控制芯片。

4.3 外圍電路模塊

4.3.1 電源模塊

電源模塊主要為EDR系統(tǒng)的硬件電路提供電源，其可靠性和穩(wěn)定性直接響著EDR硬件電路的性能。EDR系統(tǒng)輸入電壓源為車輛蓄電池，由于蓄電池輸出主要為+12V和+24V，所以EDR電源模塊設計需要滿足兼容+12V～+24V輸入電壓。由于微控制芯片與CAN收發(fā)器需要電壓源為5V，而加速度傳感器與PSI5接口芯片需要電壓源為3.3V，則需要在電源模塊設計中，分別選用5V和3.3V降壓芯片與降壓電路進行電源模塊設計［8］。

選用意法半導體 （ST）公司的A7987作為5V降壓芯片，將EDR輸入電壓源首先經(jīng)過保護電路，然后經(jīng)過芯片A7987的降壓電路，轉換成+5V電壓源，降壓電路如圖4所示。A7987是專業(yè)汽車級的電源轉換芯片，其電壓輸入可達4.5V～61V的寬電壓輸入范圍，連續(xù)輸出直流電可達3A，可滿足工作環(huán)境較復雜，供電電壓變化較大的情況。該降壓電路的設計同時考慮了防反接保護、浪涌抑制等方面［9］。防反接方面選用二極管保護電路VD1，浪涌抑制方面則使用電容元件來抑制電源電壓上的各種浪涌波形和靜電，同時降壓轉換電路中采用穩(wěn)壓管抑制電壓上升，從而避免休眠時電流過大導致邏輯芯片損壞。

圖4 A7987降壓電路原理圖

同樣選用ST公司的LDK130低壓降穩(wěn)壓芯片將5V輸入電壓轉化為穩(wěn)定的3.3V電壓，轉換電路如圖5所示。LDK130輸入電壓范圍在1.9～5.5V內，同時具備廣泛的0.8～3.5V固定輸出電壓范圍，且擁有低壓差、低靜電電流、低噪聲、短路常數(shù)限流和熱保護的特點，充分符合EDR電源模塊設計需求。A7987與LDK130的工作環(huán)境溫度均為-40℃～125℃，可靠性較高。

4.3.2 CAN通信模塊

當達到觸發(fā)閾值后，EDR控制存儲單元需要采集車輛高速CAN上運行狀態(tài)與駕駛員操作信息并進行存儲，還要求CAN接口支持故障診斷功能。由于主控制芯片XC2267M內部的CAN通信模塊可以完成數(shù)據(jù)鏈路層連接，所以CAN接口的硬件設計只需要選擇一個CAN接口收發(fā)芯片，來完成物理信號的轉換即可。

圖5 LDK130轉換電路原理圖

采用恩智浦半導體 （NXP）公司的TJA1042T／CM作為CAN接口芯片。TJA1042作為專為汽車電子控制系統(tǒng)通信所設計的高速CAN收發(fā)器，傳輸速率最高可達1Mbit／s，同時具有很好的電磁干擾耐受能力與抗靜電放電 （ESD）性能，符合ISO 11898標準［10］。設計過程中采用共模電感、濾波電容等技術，更加保證硬件可靠性，設計電路如圖6所示。

圖6 CAN收發(fā)器電路原理圖

4.3.3 斷電保護模塊

當碰撞發(fā)生導致蓄電池供電斷開時，EDR控制存儲單元無法正常工作會導致事故數(shù)據(jù)無法被記錄并存儲，這就需要設計斷電保護模塊。EDR采用超級電容作為備用電源，當蓄電池掉電后，微控制器及CAN收發(fā)器等系統(tǒng)的所有供電需求均由超級電容完成。同時超級電容作為儲能元件，上電后5V電壓源為微控制器供電的同時，也給超級電容進行充電。

根據(jù)EDR數(shù)據(jù)存儲要求，計算所需超級電容大小。若設定為恒電流，即超級電容工況中的電流和持續(xù)時間一定的情況下，設置工作起始電壓Uwork=5V，工作截至電壓Umin=4.2V，工作時間t=10s（TBD），工作電源I=100mA （TBD），所需電容容量為1.25F，若設定電容量允許偏差為±20%，則可選用容量為5.5V1.5F的超級電容。選用AVX公司的SCMR22D155 MRBB0超級電容作為備用電源，斷電保護電路設計如圖7所示。

圖7 斷電保護電路原理圖

5 硬件系統(tǒng)集成

對上述各功能模塊進行系統(tǒng)集成設計，PCB設計采用2層板結構，以微控制單元為中心進行模塊化設計，最終完成了EDR硬件電路設計，電路板如圖8所示。經(jīng)調試，該硬件電路符合EDR硬件控制存儲單元的功能需求。

6 結束語

本文基于EDR系統(tǒng)功能原理，闡述了EDR控制存儲單元的功能需求，并介紹了EDR硬件電路總體設計方案與各個模塊的功能及電路設計。采用模塊化的電路設計思路不僅提高了系統(tǒng)標準化，而且具有良好的可靠性和經(jīng)濟性。獨立的EDR系統(tǒng)將為劃分汽車廠商和駕乘人員的事故責任、實施醫(yī)療救助、進行保險理賠、安全性研究等提供數(shù)據(jù)支持，具有重要意義。

圖8 EDR硬件電路板設計