一種新穎的低功耗低相位噪聲VCO設計

羅 永 剛

(山東理工大學 電氣與電子工程學院，山東 淄博 255049)

0 引言

使用無線平臺的工業(yè)通信系統(tǒng)十年來一直是非常有前途的領域[1-2]。對于藍牙、物聯(lián)網和WiFi標準應用，頻率合成器需要生成2.4～2.48 GHz頻段的信道頻率，因此，壓控振蕩器(VCO)的調諧范圍不可低于80 MHz。在無線收發(fā)器的幫助下，用于發(fā)送和接收數據的無線傳感器節(jié)點通常使用電池能量來操作，但頻繁更換系統(tǒng)中電池則增加了監(jiān)控難度及人力、物力等成本。VCO是收發(fā)器中耗電量較大的一個模塊，因此在保持性能指標良好的同時，需要降低VCO的功耗。

在頻率2.4 GHz處已相繼出現(xiàn)了多款VCO文獻的報道。雖然文獻[3]、[4]都取得了較低的相位噪聲，但卻以增加功耗為代價。文獻[5]采用倍頻技術，基于180 nm CMOS工藝設計了一款較低功耗的VCO，由于相位噪聲較差，致使VCO的品質因數僅為160 dBc/Hz。文獻[6]報道了一款使用PMOS二極管實現(xiàn)的VCO，其取得了-113.4 dBc/Hz@1 MHz的相位噪聲，但功耗較大。從上述結果可以看出，相位噪聲隨著功耗的增加而得到改善，因此，需要一種新的VCO架構來降低其相位噪聲，且急需低功率VCO的合理解決方案。本文研究了傳統(tǒng)的LC-VCO結構，并對結果進行了研究。比較了傳統(tǒng)的VCO功耗性能折衷，并在此基礎上提出了一種全新的CMOS VCO電路結構。

1 壓控振蕩器

交叉耦合LC振蕩器是鎖相環(huán)中的重要組成部分，已廣泛用于接收器和發(fā)射器中。下面給出了3種可能的基本VCO架構：

1) 僅采用NMOS器件設計的NMOS VCO。

2) 僅采用PMOS器件設計的PMOS VCO。

3) 采用CMOS器件設計的CMOS VCO。

圖1分別給出了PMOS VCO和NMOS VCO的原理圖。圖中形成LC諧振回路的電感和可變電容必須從兩側對稱，以確保電路差分工作。當差分信號施加在如圖2(a)所示的交叉耦合電路中時，產生差分負電阻，補償能量損耗。

圖1 PMOS VCO和NMOS VCO原理圖

圖2 交叉耦合NMOS電路以及小信號模型

圖2(b)中，節(jié)點1、2處的電流分別為

(1)

(2)

式中：v為加在晶體管Mn1漏極和Mn2漏極之間的電壓；rds1和rds2分別為晶體管Mn1和Mn2的漏源極間電壓；gm1和gm2分別為晶體管Mn1和Mn2的小信號跨導。

由于在電路設計中兩個NMOS器件完全相同，故有：

gm1=gm2=gm

(3)

rds1=rds2=rds

(4)

(5)

由于兩個NMOS晶體管交叉耦合相接，因此，兩個NMOS晶體管的等效跨導gmNMOS為

(6)

由圖3(a)可見，兩個交叉耦合結構并聯(lián)連接，與僅NMOS或PMOS VCO相比，其電路的總跨導加倍。CMOS VCO的有效跨導gmCMOS為

(7)

圖3 本文提出的VCO與傳統(tǒng)VCO的比較圖

由圖3(b)可見，在努力使功耗最小化的同時，改善了VCO的相位噪聲性能。在該電路中，除了簡單的互補MOS結構外，還增加了級聯(lián)的交叉耦合PMOS(Mp3和Mp4)結構，以最大限度地降低電路功耗對于外部偏置電流的依賴性。VCO核心需要偏置電流來獲得所需的跨導，并最大限度地降低器件和工藝變化對電路性能的影響，但外部偏置電流會增加功耗并降低VCO的相位噪聲。由于本文在所提出的CMOS架構中連接了額外的交叉耦合PMOS(Mp3和Mp4)，故而提出的CMOS VCO的總跨導為

(8)

對于相同大小的偏置電流，與NMOS或僅PMOS拓撲相比，所提出的CMOS VCO的跨導提高了3倍。因此，與傳統(tǒng)的CMOS VCO相比，所提出的CMOS VCO只需較少的外部偏置電流便可產生更高的跨導，因而可以消耗更低的功耗。所提出的VCO在功耗、相位噪聲和交叉耦合晶體管的開關能力方面表現(xiàn)出了較優(yōu)的性能。

在所提出的架構中，為了降低PMOS的柵極電阻，設計中使用多指MOSFET，通過將晶體管Mp5和Mp6并聯(lián)連接到Mp3和Mp4來實現(xiàn)多指MOSFET設計。將Mp3、Mp4、Mp5和Mp6設置成相同的尺寸以獲得最小電阻，從而更好地匹配MOSFET。在MOSFET中柵極電阻直接導致熱噪聲，并會降低VCO的相位噪聲性能，因此，通過降低柵極電阻的方式，所提出的電路進一步優(yōu)化了電路的相位噪聲。噪聲的頻譜非常大，在工作頻率范圍內總是存在噪聲電壓分量，該噪聲電壓充當電路所需的觸發(fā)電壓。Mn3和Mn4相連接，組成電路的電流鏡拓撲結構，基于Mn5實現(xiàn)的二極管充當連接負載，其電阻值等于1/gm。Mn4晶體管尺寸的寬長比是Mn3晶體管的3倍，這使得Mn4分支中的電流是Mn3和Mn5分支中電流的3倍；同時，在設計中添加的Mn3和Mn4增加了電路的電流驅動能力。當耦合的MOSFET對獲得的差分負電阻值高于無源電感的寄生電阻時，CMOS VCO開啟振蕩。在該設計中，可變電容由PMOS晶體管實現(xiàn)，選擇MOS電容和電感的大小以獲得所需的振蕩頻率和調諧范圍。所提出的電路以這樣的方式偏置，可以降低所需的偏置電流，由此降低了功耗。

2 實驗結果與分析

采用TSMC 0.18 μm RF CMOS工藝對本文所提出的新穎的CMOS VCO進行設計，電路仿真以及版圖繪畫工作均在Cadence軟件中完成。芯片流片工作采用MPW服務實現(xiàn)，圖4為流片實現(xiàn)的VCO芯片照片，其不包含焊盤的芯片(大小為520 μm×340 μm)。芯片在1.8 V供電電壓下，僅消耗了2.9 mW的功耗。

圖4 VCO芯片照片

圖5為振蕩頻率的測試結果，其中調諧電壓在0～1.8 V變化，所提出的VCO振蕩頻率為2.522～2.378 GHz，覆蓋了藍牙、物聯(lián)網和WiFi等標準應用系統(tǒng)的2.4～2.48 GHz的頻段。在振蕩頻率2.45 GHz處，對VCO的相位噪聲進行了測試，測試結果如圖6所示。由圖可見，該VCO取得了-124.3 dBc/Hz@1 MHz的相位噪聲。

圖5 振蕩頻率測試結果

圖6 相位噪聲測試結果

為了驗證所提出結構的優(yōu)越性，在相同的調諧電壓下，仿真對比了PMOS VCO、NMOS VCO、傳統(tǒng)的CMOS VCO及本文提出的電路的功耗和在1 MHz下的相位噪聲，其結果如圖7所示。由圖可見，在相同的功耗消耗下，本文提出的CMOS VCO取得了最優(yōu)的相位噪聲特性。為了實現(xiàn)相同的相位噪聲，與提出的CMOS VCO相比，NMOS VCO、PMOS VCO和傳統(tǒng)的CMOS VCO需要消耗更多的功耗。

圖7 功耗對相位噪聲影響

表1為仿真結果與測試結果的對比情況。由表可見，仿真結果與測試結果基本一致。在振蕩頻率和功耗兩方面，仿真結果能表征電路的實測特性；在相位噪聲方面，與仿真結果相比，測試結果性能略差，比仿真結果高了5.1 dB，分析其原因主要有：

1) 所采用的CMOS器件噪聲模型精確度不夠。

2) 由于工藝穩(wěn)定性的因素，仿真結果中用到的襯底參數的設置很難與實際的保持完全一致。

表1 VCO測試與仿真結果比較

為了使仿真得到的相位噪聲能夠更好地與實測結果一致，可以進一步地優(yōu)化CMOS器件的噪聲模型，并根據工藝的實際情況，在仿真過程中對襯底參數作進一步地優(yōu)化調整，以便更好地模擬工藝過程中的襯底特性。

為了驗證本文所提出VCO電路理論的合理性及先進性，表2為射頻VCO的比較結果[6-10]。為了便于比較，采用由下式計算得到的品質因數作為FOM指標。由表可見，本文設計的VCO取得了最優(yōu)的FOM特性，且所占據的芯片面積最小。

(9)

式中：P為VCO的相位噪聲；fosc為中心振蕩頻率；Δf為偏移頻率；PVCO為VCO的功耗。

表2 射頻VCO比較結果

3 結束語

本文針對2.4 GHz ISM頻段RF應用提出了新的CMOS VCO架構。從理論分析中研究了傳統(tǒng)VCO架構和提出的CMOS VCO架構的性能。將本文提出的VCO的結果與傳統(tǒng)LC VCO的性能進行了比較，結果表明，本文提出的VCO可在相同的功耗消耗下實現(xiàn)更優(yōu)的相位噪聲特性。芯片實測結果表明，本文提出設計的VCO在僅消耗了2.9 mW的功耗下，取得了-124.3 dBc/Hz@1 MHz的相位噪聲。與功耗值小于3 mW的其他架構相比，本文提出的電路結構設計性能更好。