6bitFlashADC電路的設(shè)計(jì)

李婷 黎濤 蘇慶 魏一方

摘 要：模數(shù)轉(zhuǎn)換器（ADC）是模擬信號(hào)和數(shù)字信號(hào)之間重要的接口電路。隨著科學(xué)技術(shù)的快速發(fā)展，對(duì)ADC的性能要求越來(lái)越高，ADC的性能甚至成為衡量器件設(shè)備好壞的關(guān)鍵因素。本文的目標(biāo)是設(shè)計(jì)一個(gè)6bit高速Flash ADC，同時(shí)利用底極板采樣技術(shù)、D觸發(fā)器和與門構(gòu)成的毛刺消除電路改善了ADC的失真和毛刺現(xiàn)象。在100MHz的采樣頻率下進(jìn)行電路仿真，得到信號(hào)噪聲失真比（SNDR）達(dá)36.7904dB。

關(guān)鍵詞：6bit Flash ADC;SNDR;底極板采樣;毛刺消除

信息學(xué)科的發(fā)展帶動(dòng)了數(shù)字通信的發(fā)展，而且理論和實(shí)踐都已經(jīng)證明，數(shù)字通信具有可靠、方便、經(jīng)濟(jì)和保密等優(yōu)點(diǎn)。要實(shí)現(xiàn)數(shù)字通信，首先要考慮的就是如何將自然界中的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，故ADC的發(fā)展顯得尤為重要，為此，人們開始發(fā)展ADC。本文6bit Flash ADC 電路的設(shè)計(jì)的難點(diǎn)主要在比較器，要解決亞穩(wěn)態(tài)誤差和毛刺現(xiàn)象。于是采用與門陣列及D觸發(fā)器構(gòu)成的電路，可有效改善問題。同時(shí)將參考電壓內(nèi)置于比較器中，從而避免了使用無(wú)源器件進(jìn)行參考電壓的產(chǎn)生。[1]

1 工作原理

Flash ADC是運(yùn)算速度最快的ADC，一個(gè)N位flash ADC有2N-1個(gè)比較器。每個(gè)比較器均有一個(gè)基準(zhǔn)電壓。對(duì)給定的輸入電壓，當(dāng)它高于比較器基準(zhǔn)電壓時(shí)，邏輯輸出為“1”，而當(dāng)它低于比較器基準(zhǔn)電壓時(shí)，邏輯輸出為“0”。因此，2N-1個(gè)比較器的輸出在行為上類似于水銀溫度計(jì)，故該點(diǎn)的輸出碼則被稱為“溫度計(jì)”碼。由于2N-1個(gè)數(shù)據(jù)輸出并不便于實(shí)際應(yīng)用，因此需要經(jīng)過解碼器處理來(lái)產(chǎn)生N位二進(jìn)制輸出，同時(shí)要考慮消除誤差的問題。本文是設(shè)計(jì)一個(gè)6bit的Flash ADC電路，電路主體為三個(gè)部分，分別為采樣保持電路、量化電路、DAC（設(shè)計(jì)不作要求），其原理及電路圖將在第二部分進(jìn)行說(shuō)明。

2 采樣保持電路

3 量化電路

采用63個(gè)比較器，每個(gè)比較器含有一個(gè)內(nèi)置參考電壓，比較器的兩路輸入為模擬信號(hào)，輸出則為二進(jìn)制信號(hào)0或1。當(dāng)“+”輸入端電壓高于“-”輸入端時(shí)，電壓比較器輸出為高電平;當(dāng)“+”輸入端電壓低于“-”輸入端時(shí)，電壓比較器輸出為低電平。為了減少輸出波形的毛刺，則在每一個(gè)比較器輸出端接一個(gè)毛刺消除電路，如圖2所示：

從比較器序列輸出的是一組溫度計(jì)碼。為使溫度計(jì)碼轉(zhuǎn)換成計(jì)算機(jī)能夠處理的二進(jìn)制碼，需要一個(gè)溫度計(jì)編碼電路作為橋梁，當(dāng)輸入信號(hào)與參考信號(hào)電壓大小差值極小時(shí)，比較器不能迅速穩(wěn)定到正確的邏輯電平，這種亞穩(wěn)態(tài)進(jìn)而無(wú)法給予確定的高低電平給下級(jí)電路。可通過在溫度計(jì)碼和二進(jìn)制碼中間引入格雷碼來(lái)降低亞穩(wěn)態(tài)造成的數(shù)字輸出錯(cuò)誤。[2]如圖3所示：

4 總電路結(jié)構(gòu)

將以上各部分進(jìn)行級(jí)聯(lián)可得由采樣模塊、量化模塊和DAC電路模塊構(gòu)成的總電路結(jié)構(gòu)，如圖4所示：

5 仿真結(jié)果

為了看到最后的波形，加一個(gè)理想DAC在最后，輸出波形如圖5所示，SNDR為36.7904dB。

6 結(jié)論

本論文中6bit Flash ADC電路是用65nm工藝完成設(shè)計(jì)，通過電路層面進(jìn)行仿真驗(yàn)證得到SNDR為36.7904dB，較接近于理想值。本電路相較于通過無(wú)源器件產(chǎn)生參考電壓的Flash ADC在面積和性能上的到一定的改善。

參考文獻(xiàn)：

[1]薛香艷，周雪榮，葉凡，任俊彥.一種采用標(biāo)準(zhǔn)數(shù)字單元實(shí)現(xiàn)的5bit 100MS/s全數(shù)字閃爍型模數(shù)轉(zhuǎn)換器[J].復(fù)旦學(xué)報(bào)（自然科學(xué)版），2016，55（04）：410-417+424.

[2]陳超.6 位 Flash 型超高速 ADC 的設(shè)計(jì)[D].哈爾濱工業(yè)大學(xué)，2007.

作者簡(jiǎn)介：李婷（1998-），女，漢族，湖北咸寧人，本科;黎濤（1995-），男，漢族，重慶墊江人，本科;蘇慶（1998-），女，漢族，云南紅河州人，本科;魏一方（1998-），男，漢族，陜西西安人，本科。