對數(shù)字電路中邏輯芯片相互通訊時(shí)的時(shí)序問題探討

劉艷萍，昝國平

(山西職業(yè)技術(shù)學(xué)院，山西 太原 030006)

近年來，隨著科學(xué)技術(shù)的迅速發(fā)展，數(shù)字電路的集成化程度越來越高，大量的門電路或元器件都被集成到了一片很小的半導(dǎo)體芯片上.當(dāng)我們利用數(shù)字電路知識設(shè)計(jì)一個(gè)電路時(shí)，電路中一般會用到多個(gè)邏輯芯片，而芯片之間要相互連接、相互通訊，就好比人與人之間需要交流一樣.然而這些芯片的運(yùn)行速度不盡相同，有快有慢，這就使得我們在實(shí)際調(diào)試電路時(shí)經(jīng)常出現(xiàn)一些意想不到的現(xiàn)象，造成整個(gè)時(shí)序電路的誤動(dòng)作，這種現(xiàn)象必須絕對避免[1].理論上分析電路設(shè)計(jì)思路是合理正確的，不應(yīng)該出現(xiàn)這些非正?，F(xiàn)象，但是實(shí)際中卻確實(shí)出現(xiàn)了.究其原因，這是由于芯片相互通訊時(shí)的時(shí)序問題而導(dǎo)致的.本文將分類討論邏輯芯片相互通訊時(shí)存在的時(shí)序問題.

1 兩片型號相同的芯片相互通訊時(shí)存在的時(shí)序問題分析

計(jì)數(shù)器是數(shù)字系統(tǒng)中最常用的時(shí)序邏輯電路之一[2]，在構(gòu)成任意進(jìn)制計(jì)數(shù)器時(shí)，通常需要采用多片集成電路.以兩片相同型號的芯片構(gòu)成的計(jì)數(shù)器為例來說，在它正常工作時(shí)，這兩片芯片同時(shí)發(fā)出信號，但是在信號傳輸過程中兩芯片經(jīng)常會一快一慢，導(dǎo)致計(jì)數(shù)器不能正常計(jì)數(shù).下面是我們在實(shí)訓(xùn)室調(diào)試這類電路過程中所遇到的兩種情況.

1.1 從電路的源頭處解決時(shí)序問題的情況

然而，實(shí)際運(yùn)行電路時(shí)，經(jīng)常會在第一輪遞減完顯示00后，下一秒直接顯示20或04，而非數(shù)字24.雖然出現(xiàn)這種現(xiàn)象的幾率較小，即二十個(gè)實(shí)訓(xùn)臺可能有兩三個(gè)臺子出現(xiàn)了這種現(xiàn)象，但這足以說明電路設(shè)計(jì)是不完善的.我們在設(shè)計(jì)電路時(shí)必須把所有的可能因素全部考慮進(jìn)去，做到無可挑剔.顯然，對已出現(xiàn)的現(xiàn)象進(jìn)行認(rèn)真分析，不難得出結(jié)論：雖然十位和個(gè)位的芯片同為CD40192，但是兩片芯片的運(yùn)行速度有差別，即時(shí)序有先后，我們在設(shè)計(jì)時(shí)并未考慮到時(shí)序問題.若十位的芯片運(yùn)行快，則從00置數(shù)時(shí)可能出現(xiàn)20；若個(gè)位的芯片運(yùn)行快，則從00置數(shù)時(shí)可能出現(xiàn)04.這些都是瞬間的干擾信號造成的.為解決這個(gè)問題，我們在芯片外部重新設(shè)計(jì)了置數(shù)電路，如圖2所示.

圖1 二十四進(jìn)制減法計(jì)數(shù)器電路圖圖2 二十四進(jìn)制減法計(jì)數(shù)器中置數(shù)電路圖

1.2 從電路的中間處解決時(shí)序問題的情況

我們在設(shè)計(jì)一個(gè)交通信號燈控制電路時(shí)，必不可少地要用到倒計(jì)時(shí)電路.實(shí)訓(xùn)時(shí)的交通信號燈電路是從35 s開始倒計(jì)時(shí)的，倒計(jì)時(shí)電路如圖3所示.電路要求一上電就復(fù)位，顯示屏顯示00，然后很快置數(shù)到35并開始倒計(jì)時(shí).在計(jì)時(shí)到00 s和05 s時(shí)需要切換狀態(tài)，為后續(xù)電路服務(wù)，因此我們要在00 s時(shí)檢測出輸出端N為高電平1，在05 s時(shí)檢測出輸出端M為高電平1，其余時(shí)刻這兩端均為低電平0.這里的高電平1可以用發(fā)光二極管點(diǎn)亮的狀態(tài)來顯示.

圖3 交通信號燈中35 s倒計(jì)時(shí)電路

但是，電路在實(shí)際運(yùn)行時(shí)，出現(xiàn)了意想不到的現(xiàn)象.這主要體現(xiàn)在兩方面：一是電路一上電復(fù)位時(shí)M端的發(fā)光二極管亮了，二是在倒計(jì)時(shí)至10 s時(shí)N端的發(fā)光二極管亮了.分析這種現(xiàn)象不難發(fā)現(xiàn)，這是由于兩片CD40192芯片的時(shí)序性造成的.若十位上的192芯片比個(gè)位上的192芯片傳輸速度快，則在從復(fù)位顯示00到置數(shù)為35的極短時(shí)間內(nèi)，可能瞬間就會出現(xiàn)05這個(gè)數(shù)，此時(shí)M端就輸出高電平；從10計(jì)數(shù)到09的極短時(shí)間內(nèi)，可能瞬間就會出現(xiàn)00這個(gè)數(shù)，此時(shí)N端就輸出高電平.

基于以上分析，我們對電路做了改進(jìn)，分別在采集點(diǎn)M和N之前的電路上加了由10 k電阻和1 μF電容構(gòu)成的延時(shí)電路，如圖4所示.實(shí)踐證明，改進(jìn)后的電路現(xiàn)象正常，圓滿解決了時(shí)序問題.

圖4 改進(jìn)后的交通信號燈中35 s倒計(jì)時(shí)電路

2 兩片型號不同的芯片相互通訊時(shí)存在的時(shí)序問題分析

一個(gè)電路中經(jīng)常用到多個(gè)不同型號的芯片，電路工作時(shí)，其中一個(gè)芯片會發(fā)出不同的信號，有向主通道發(fā)出的信號，也有向控制通道發(fā)出的信號，這時(shí)不可避免地又出現(xiàn)了因時(shí)序問題而導(dǎo)致的不正?，F(xiàn)象.下面以8人搶答器電路為例來討論這個(gè)問題.

2.1 主通道信號和控制通道信號之間存在的時(shí)序問題

然而，在上電演示電路時(shí)，卻未出現(xiàn)預(yù)期的現(xiàn)象.任何一個(gè)鈕子開關(guān)合上時(shí)，顯示屏均顯示數(shù)碼“8”，而非正確的臺位號.原來，在無人搶答時(shí)顯示屏本應(yīng)顯示8，只是電路將8消隱掉了；在有人搶答時(shí)，消隱解除，然后將8鎖存住了.很明顯，這是時(shí)序問題造成的.有人合上開關(guān)搶答時(shí)，編碼器CD4532同時(shí)發(fā)出兩路不同的信號，即主通道信號和控制通道信號.主通道信號要經(jīng)過或門CD4025和譯碼器CD4511兩個(gè)芯片進(jìn)行傳輸，而控制通道信號則只通過一根導(dǎo)線就傳過去了，因此控制通道信號一定比主通道信號傳輸?shù)每?要解決這個(gè)問題，可將控制通道信號滯后，對鎖存端作一個(gè)延時(shí)，如圖6所示.鎖存端作了適當(dāng)?shù)难訒r(shí)后，電路能夠正常地鎖存了.實(shí)踐證明,主通道信號和控制通道信號之間確實(shí)存在時(shí)序先后問題，而這種改進(jìn)后的鎖存電路的確是解決這個(gè)問題的辦法之一.

圖5 8人搶答器電路圖圖6 鎖存端的延時(shí)電路

特別指出，鎖存端的延時(shí)電路中電阻和電容的參數(shù)應(yīng)該反復(fù)調(diào)試，調(diào)至剛能將搶答上的選手號碼鎖存住為止，盡可能使延長時(shí)間越短越好.因?yàn)檠娱L時(shí)間若太長，兩個(gè)人幾乎同時(shí)搶答時(shí)，速度稍快的那人的臺位號還沒來得及鎖存，稍慢的那人的號碼卻被搶先鎖存了.

2.2 控制通道不同信號之間存在的時(shí)序問題

3 結(jié)語

時(shí)序，即時(shí)間的先后順序，數(shù)字電路中芯片級聯(lián)時(shí)的時(shí)序問題指信號同時(shí)通過不同芯片傳輸時(shí)的先后順序或傳輸快慢問題.這種時(shí)序問題在教材中一般不會分析講解，理論上也很難涉及到，我們只能在電路上電運(yùn)行過程中才能發(fā)現(xiàn)并及時(shí)想辦法解決.文章中所舉實(shí)例均是實(shí)驗(yàn)實(shí)踐中真正出現(xiàn)過的現(xiàn)象及問題，我們深入分析研究它們，不僅對提升自身的實(shí)踐能力有很大幫助，同時(shí)也對設(shè)計(jì)實(shí)際的綜合應(yīng)用電路積累了豐富而全面的實(shí)踐經(jīng)驗(yàn).因此，我們在設(shè)計(jì)電路時(shí)，不僅要考慮邏輯關(guān)系，更要考慮時(shí)序問題，只有這樣，我們才能很好地將理論和實(shí)踐融為一體，才能設(shè)計(jì)出更具可行性的電路.