全加器設(shè)計(jì)中的卡諾圖化簡法

李夢迪 梅瓊 肖運(yùn)昌

摘 ?要：卡諾圖化簡法是簡化四變量及其以下邏輯函數(shù)的主要手段和工具，它思路清楚，目的明確;但由于卡諾圖化簡過程要求繁復(fù)，規(guī)則運(yùn)用靈活多樣，因此在具體卡諾圖化簡問題中須全面深入地考慮和探討。該文就高等教育出版社《電子技術(shù)基礎(chǔ)》（數(shù)字部分，康華光主編）中全加器的卡諾圖化簡過程為例，試通過解讀該例，闡述其中卡諾圖化簡法對邏輯函數(shù)化簡，以及邏輯電路圖設(shè)計(jì)的作用和規(guī)范要求。

關(guān)鍵詞：全加器 ?卡諾圖化簡法 ?邏輯電路

中圖分類號：TN7 ? 文獻(xiàn)標(biāo)識碼：A ? ? ? ? ? ?文章編號：1672-3791（2019）06（c）-0019-02

在全加器的設(shè)計(jì)中，主要過程包括：首先由邏輯要求列出真值表，其次根據(jù)真值表寫出邏輯函數(shù)，最后將邏輯函數(shù)化簡，并根據(jù)化簡結(jié)果畫出邏輯電路圖。該過程步步漸進(jìn)，直接明了，其中主要難點(diǎn)在于寫出邏輯函數(shù)后所進(jìn)行的邏輯函數(shù)化簡，這也是數(shù)字電路設(shè)計(jì)過程的基礎(chǔ)。

邏輯函數(shù)化簡，可用多種方法進(jìn)行，其中常用的主要包括代數(shù)公式法和卡諾圖化簡法[1-3]。兩種方法中，代數(shù)公式法需要學(xué)生理解記憶多個邏輯函數(shù)關(guān)系，初學(xué)者較難把握，因此應(yīng)在積累足夠的認(rèn)識和經(jīng)驗(yàn)時(shí)才能快速、便捷地解決問題;而卡諾圖化簡法思路清晰，目的明確，無需記憶任何邏輯關(guān)系，但要求學(xué)生清楚卡諾圖的正確填法以及深入理解卡諾圈的畫法規(guī)則，該過程亦需要學(xué)生明確理解其中要求，并進(jìn)行長期的訓(xùn)練積累。二者相比較而言，由于卡諾圖化簡法直接明了，因此對于3、4變量邏輯函數(shù)的化簡處理更具優(yōu)越性。

該文就高等教育出版社《電子技術(shù)基礎(chǔ)》（數(shù)字部分，康華光主編）中全加器的卡諾圖化簡過程為例[1]，探討其中卡諾圖化簡法對邏輯函數(shù)化簡以及邏輯電路圖設(shè)計(jì)的指導(dǎo)作用和規(guī)范要求。

1 ?邏輯函數(shù)的卡諾圖法化簡

首先，卡諾圖化簡法的主要步驟包括記最小項(xiàng)表達(dá)式、填卡諾圖、畫卡諾圈和寫出最后化簡乘積項(xiàng)。在這些步驟中，除了最小項(xiàng)定義的理解外，最主要的難點(diǎn)就是卡諾圈的畫法。其遵循的原則有如下4點(diǎn)：（1）包圍圈內(nèi)的方格數(shù)必定為2n個，n為非負(fù)整數(shù);（2）相鄰方格包括上下底相鄰、左右邊相鄰和四角相鄰;（3）同一方格可被不同的包圍圈包圍，但新增包圍圈中一定要有新的方格，否則該包圍圈為多余;（4）包圍圈內(nèi)的方格數(shù)要盡可能多，包圍圈的數(shù)目要盡可能少。這四點(diǎn)中，第（1）（2）點(diǎn)可以結(jié)合實(shí)例通過詳細(xì)列舉理解，尚易掌握;但對于第（3）（4）點(diǎn)，由于其形式多樣復(fù)雜，難以詳細(xì)列舉，故對初學(xué)者而言，不易掌握。該文對于后二點(diǎn)，結(jié)合教材中全加器的設(shè)計(jì)過程，做深入而詳細(xì)的實(shí)例解讀。

根據(jù)全加器的功能，可列出其真值表。其中Ai、Bi分別記為本位被加數(shù)和加數(shù)，Ci-1為低位進(jìn)位數(shù)，Si為本位和數(shù)（稱為全加和），Ci為向高位的進(jìn)位數(shù)。由真值表可寫出Si、Ci的邏輯表達(dá)式，可用一個三變量卡諾圖進(jìn)行化簡，其具體化簡圖形如圖1所示。

2 ?全加器邏輯電路的實(shí)現(xiàn)

但是，在全加器的電路設(shè)計(jì)中，由于本位結(jié)果輸出Si的簡化結(jié)果已經(jīng)給出，而其中恰含有Ai、Bi的異或門，因此，為了節(jié)約邏輯門的理念，我們完全可以在進(jìn)位輸出的電路中借用本位結(jié)果的異或門來輸出，從而減少邏輯門的用量，這符合邏輯電路設(shè)計(jì)中“經(jīng)濟(jì)實(shí)惠”的基本原則。因此，在化簡進(jìn)位信號時(shí)，應(yīng)根據(jù)（3）式的邏輯函數(shù)來進(jìn)行邏輯電路的設(shè)計(jì)，這更有利于使整個全加器系統(tǒng)的電路達(dá)到簡潔的要求。反之，若我們根據(jù)（2）式來確定邏輯門選取，那么對于（1）式的簡化將要根據(jù)（2）式結(jié)果來給出改變的最簡形式，這將消耗更多的邏輯門電路。由此可以看出，結(jié)合電路結(jié)構(gòu)和經(jīng)濟(jì)實(shí)用兩個因素，用（1）（3）式的邏輯電路來設(shè)計(jì)該全加器是最優(yōu)的，因此，對于Ci的卡諾圈并非“傳統(tǒng)”定義上的圈法。

在教材中，對于圖1的解釋編者通過“其中Ci的包圍圈是為了便于利用AiBi的結(jié)果”這一句話來給予解釋，簡約而不簡單，描述切合要點(diǎn)，其中用詞考究、所慮周全，略見一斑。

3 ?結(jié)語

綜上所述，對于邏輯函數(shù)的卡諾圖化簡過程，在具體邏輯電路的設(shè)計(jì)中，我們不僅要根據(jù)化簡規(guī)則來進(jìn)行邏輯函數(shù)的處理，還要因事制宜，根據(jù)體系的整體電路對比優(yōu)化來進(jìn)行合適的簡化，有時(shí)圈法貌似非“最簡”，實(shí)則已達(dá)“最簡”。

參考文獻(xiàn)

[1] 華中科技大學(xué)電子技術(shù)課程組，康華光.電子技術(shù)基礎(chǔ)（數(shù)字部分）[M].6版.北京：高等教育出版社，2013.

[2] 徐秀平.電工與電子技術(shù)基礎(chǔ)[M].北京：機(jī)械工業(yè)出版社，2015.

[3] 梁子秀.如何講好基爾霍夫定律[J].科技信息，2010（17）：780.