通用模塊化的高精度模擬信號(hào)變換器設(shè)計(jì)

劉文倩，沈三民，嚴(yán) 帥，李建軍，劉勇良

(1.中北大學(xué),儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西太原 030051；2.北京宇航系統(tǒng)工程研究所，北京 100076)

0 引言

在各型號(hào)飛行器正式投入工作之前，需要對(duì)其各項(xiàng)功能指標(biāo)進(jìn)行實(shí)時(shí)測(cè)試，因此需要設(shè)計(jì)一種測(cè)試系統(tǒng)在測(cè)試時(shí)模擬各種接口和控制參數(shù)，如直流量信號(hào)、交流量信號(hào)等，并且可實(shí)時(shí)采集顯示測(cè)試后數(shù)據(jù)，以實(shí)現(xiàn)設(shè)備故障的快速定位。

為適應(yīng)航天領(lǐng)域通用化、系列化以及多樣化的測(cè)試任務(wù)，所設(shè)計(jì)的模擬變換器采用了模塊化的設(shè)計(jì)思想，每個(gè)模塊實(shí)現(xiàn)不同的功能，采用標(biāo)準(zhǔn)化的通信協(xié)議完成上位機(jī)與功能模塊通信[1]。相較于傳統(tǒng)的測(cè)試系統(tǒng)，具有更強(qiáng)的通用性，而且輸出的信號(hào)精度更高、穩(wěn)定性更強(qiáng)、可靠性更好，結(jié)構(gòu)更為簡(jiǎn)單，同時(shí)為被測(cè)設(shè)備提供滿足要求的參數(shù)可調(diào)信號(hào)。

1 總體方案設(shè)計(jì)

系統(tǒng)采用模塊化與通用化的指導(dǎo)思想，按照不同的功能分成不同的板卡，整個(gè)系統(tǒng)由背板、模擬小信號(hào)板、模擬大信號(hào)板、采集板組成?？傮w結(jié)構(gòu)如圖1所示。系統(tǒng)的工作原理為：測(cè)試臺(tái)上電復(fù)位后，上位機(jī)通過(guò)以太網(wǎng)接口將命令發(fā)送給背板，背板作為上位機(jī)與各功能板卡的中轉(zhuǎn)站，通過(guò)FPGA將命令解析后，經(jīng)過(guò)RS422接口將命令轉(zhuǎn)發(fā)給各個(gè)功能板卡，從而模擬量板實(shí)現(xiàn)64路幅值可調(diào)的直流信號(hào)輸出，8路交流信號(hào)輸出，同時(shí)為了簡(jiǎn)化設(shè)計(jì)，利用單塊采集板回采32路模擬信號(hào)，測(cè)試時(shí)采集接口每次只連接一種設(shè)備，使用對(duì)應(yīng)設(shè)備的電纜連接進(jìn)行采集，通過(guò)3個(gè)被測(cè)設(shè)備復(fù)用的方式使得系統(tǒng)最終實(shí)現(xiàn)對(duì)64路直流信號(hào)的采集。

圖1 系統(tǒng)總體框圖

2 硬件電路設(shè)計(jì)

2.1 數(shù)據(jù)接口電路設(shè)計(jì)

傳統(tǒng)的數(shù)據(jù)與上位機(jī)的傳輸實(shí)現(xiàn)方式為PCI接口方式，但是該方式受到計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限定，可擴(kuò)展性差，因此，該系統(tǒng)選用W5300芯片來(lái)實(shí)現(xiàn)上位機(jī)與硬件電路的網(wǎng)絡(luò)通信，該芯片內(nèi)部集成了10/100M以太網(wǎng)控制器、MAC(以太網(wǎng)介質(zhì)傳輸層)和TCP/IP協(xié)議棧[2]。背板上的FPGA將W5300配置成接收模塊，通過(guò)直接尋址的模式經(jīng)地址總線訪問(wèn)W5300的內(nèi)部寄存器。通過(guò)以太網(wǎng)傳輸?shù)姆绞絺鬏斔俣瓤?，穩(wěn)定性和可靠性高，其結(jié)構(gòu)框圖如圖2所示。

圖2 以太網(wǎng)接口硬件框圖

2.2 內(nèi)部通信接口電路設(shè)計(jì)

各個(gè)板卡之間用RS422接口進(jìn)行通信，RS422采用差分傳輸?shù)姆绞绞箓鬏敻臃€(wěn)定并且傳輸速度加快。在該系統(tǒng)的設(shè)計(jì)中，背板接收上位機(jī)下發(fā)的命令，F(xiàn)PGA解析命令并通過(guò)RS422接口將信息發(fā)送給各功能板卡。RS422接口采用DS26C31作為發(fā)送芯片將TTL/COMS電平轉(zhuǎn)化為差分信號(hào)發(fā)送給接收端，DS26C32作為接收芯片將差分信號(hào)轉(zhuǎn)化為T(mén)TL/COMS信號(hào)傳送到功能板卡的FPGA芯片中[3]。接口電路圖如圖3所示。

圖3 RS422接口電路

2.3 模擬量板電路設(shè)計(jì)

模擬量板由大電壓信號(hào)板和小電壓信號(hào)板組成，小電壓信號(hào)板輸出48路幅值較小的直流信號(hào)，大電壓信號(hào)板輸出16路幅值較大的直流信號(hào)和8路交流信號(hào)。

2.3.1 直流信號(hào)電路設(shè)計(jì)

在直流信號(hào)電路設(shè)計(jì)中，主要包括數(shù)模隔離電路、D/A轉(zhuǎn)換電路和調(diào)理電路設(shè)計(jì)。模擬板通過(guò)RS422接口收到背板發(fā)送的命令后，F(xiàn)PGA作為控制芯片對(duì)其進(jìn)行處理，通過(guò)數(shù)字隔離芯片ADUM1400進(jìn)行數(shù)字信號(hào)和模擬信號(hào)的隔離；再經(jīng)由12位分辨率高精度的AD5628作為D/A轉(zhuǎn)換芯片進(jìn)行數(shù)模轉(zhuǎn)換；為了保證正負(fù)電壓的輸出要求以及0 V電壓的精度要求，將利用穩(wěn)壓芯片LM236以及運(yùn)放芯片OPA236和OPA4234來(lái)實(shí)現(xiàn)偏置電路的設(shè)計(jì)；之后采用運(yùn)放芯片OPA4234實(shí)現(xiàn)信號(hào)的放大。最終輸出-2.2～2.2 V,-10～10 V,-6～6 V,0～5 V,0～26 V,0～32 V范圍間的直流電壓。硬件電路圖如圖4所示。

圖4 直流信號(hào)電路設(shè)計(jì)

在該模塊的設(shè)計(jì)中，相較傳統(tǒng)的模擬開(kāi)關(guān)進(jìn)行通道選擇，由于D/A轉(zhuǎn)換芯片AD5628具有8通道并行輸出，自帶鎖存的功能，因此可以通過(guò)軟件編程進(jìn)行通道選擇的方法，不僅更為方便而且可以節(jié)省FPGA的I/O資源[4]。

2.3.2 交流信號(hào)電路設(shè)計(jì)

在交流信號(hào)設(shè)計(jì)中，主要包括D/A轉(zhuǎn)換、電流電壓轉(zhuǎn)換、放大、通道切換、跟隨和濾波等多個(gè)環(huán)節(jié)。模擬板FPGA作為控制芯片對(duì)來(lái)自背板的命令進(jìn)行處理，進(jìn)而控制D/A轉(zhuǎn)換，系統(tǒng)采用轉(zhuǎn)換精度為14位，轉(zhuǎn)換速率為125 Msample/s的AD9744實(shí)現(xiàn)數(shù)模轉(zhuǎn)換[5]；后級(jí)通過(guò)AD818將前級(jí)輸出電流轉(zhuǎn)化為電壓；再經(jīng)過(guò)AD818將電壓進(jìn)行放大；放大后的信號(hào)經(jīng)過(guò)模擬開(kāi)關(guān)ADG1208后再經(jīng)過(guò)跟隨保持電路，由于正弦波要求波形圓潤(rùn)平滑，需要濾除高頻分量，因此后級(jí)采用二階低通濾波器對(duì)前級(jí)輸出的電壓進(jìn)行濾波處理，最終輸出8路頻率為8 kHz的交流模擬信號(hào)。

2.4 采集板電路設(shè)計(jì)

采集板主要由信號(hào)調(diào)理模塊、模擬開(kāi)關(guān)選通模塊和模數(shù)轉(zhuǎn)換模塊組成。

2.4.1 信號(hào)調(diào)理電路設(shè)計(jì)

信號(hào)調(diào)理模塊主要是對(duì)輸入的模擬電壓信號(hào)進(jìn)行穩(wěn)壓、濾波與降噪處理，使得采集系統(tǒng)具有較高的準(zhǔn)確性和穩(wěn)定性。該模塊采用具有較高的轉(zhuǎn)換速率和較寬的頻率響應(yīng)的運(yùn)放芯片AD824來(lái)構(gòu)建二階壓控電源低通濾波器和電壓跟隨電路，調(diào)理電路圖如圖5所示。

圖5 信號(hào)調(diào)理電路設(shè)計(jì)

2.4.2 模擬開(kāi)關(guān)選通電路設(shè)計(jì)

為了更方便地?cái)U(kuò)展測(cè)量系統(tǒng)的通道數(shù)量，實(shí)現(xiàn)單片A/D芯片對(duì)多路模擬量的采集功能，模擬信號(hào)在經(jīng)過(guò)調(diào)理電路后進(jìn)入到多路模擬開(kāi)關(guān)輸入端，確保同一時(shí)刻只有1路模擬信號(hào)進(jìn)入到A/D轉(zhuǎn)換模塊，該模塊選擇具有較大的關(guān)斷電阻、較小的導(dǎo)通電阻的模擬開(kāi)關(guān)ADG706芯片，作為48路信號(hào)的選通開(kāi)關(guān)，通道選擇由A3、A2、A1和A0共同決定。單片模擬開(kāi)關(guān)電路圖如圖6所示。

圖6 單片模擬開(kāi)關(guān)電路設(shè)計(jì)

2.4.3 A/D轉(zhuǎn)換電路設(shè)計(jì)

模數(shù)轉(zhuǎn)換模塊作為數(shù)據(jù)采集卡的核心，在選擇A/D轉(zhuǎn)換芯片時(shí)應(yīng)該選擇轉(zhuǎn)換精度高、采樣速率適用于設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)的器件，本模塊設(shè)計(jì)選擇ADS8365作為A/D轉(zhuǎn)換芯片。該芯片有6通道差分輸入，16位采樣精度，當(dāng)外部輸入時(shí)鐘為5 MHz時(shí)，它的數(shù)據(jù)通過(guò)率可以達(dá)到250 KSPS[6]。該系統(tǒng)的模擬輸入信號(hào)范圍為0～5 V，因此ADS8365輸入采用單端輸入方式，將內(nèi)部2.5 V作為參考電壓，參考電壓REFout經(jīng)過(guò)運(yùn)放OPA365跟隨后輸出給模擬信號(hào)的CH-端，從而使得CH-輸入為共模電壓2.5 V，在設(shè)計(jì)時(shí)，為了使得CH-端和CH+阻抗匹配，通常在CH-端和CH+端之間加一個(gè) 20 pF的電容，防止電壓失調(diào)。電路圖如圖7所示。

圖7 ADS8365模數(shù)轉(zhuǎn)換電路設(shè)計(jì)

3 系統(tǒng)軟件設(shè)計(jì)

3.1 以太網(wǎng)邏輯時(shí)序設(shè)計(jì)

圖8 W5300邏輯控制流程圖

3.2 D/A轉(zhuǎn)換時(shí)序設(shè)計(jì)

每片AD5628產(chǎn)生獨(dú)立的8路輸出，將每路一一編址，通過(guò)FPGA來(lái)控制D/A轉(zhuǎn)換。SYNC作為輸入數(shù)據(jù)的幀同步信號(hào)，當(dāng)其置低時(shí)，AD5628啟動(dòng)寫(xiě)序列，來(lái)自DIN線的串行數(shù)據(jù)在每個(gè)時(shí)鐘SCLK的下降沿時(shí)被寫(xiě)入AD5628內(nèi)部32位移位寄存器中，當(dāng)?shù)?2個(gè)時(shí)鐘的下降沿到來(lái)時(shí)，DIN口輸入數(shù)據(jù)的最后一位被讀入寄存器，編程功能執(zhí)行完畢，DAC寄存器內(nèi)容改變[9]。而SYNC在寫(xiě)序列之間空閑時(shí)應(yīng)該保持為低電平直至下次寫(xiě)入指令到來(lái)之前再重新置為高電平，至少保持15 ns，以代表一次寫(xiě)周期結(jié)束。AD5628時(shí)序設(shè)計(jì)如圖9所示。

圖9 AD5628寫(xiě)入時(shí)序

3.3 A/D轉(zhuǎn)換時(shí)序設(shè)計(jì)

圖10 ADS8365時(shí)序圖

4 測(cè)試結(jié)果

本系統(tǒng)通過(guò)VB語(yǔ)言編寫(xiě)上位機(jī)軟件以實(shí)現(xiàn)實(shí)時(shí)控制指定通道的幅值和數(shù)據(jù)采集。打開(kāi)上位機(jī)界面，點(diǎn)擊“系統(tǒng)復(fù)位”、“手動(dòng)測(cè)試”，如圖11(a)所示，通過(guò)設(shè)置電壓值，用高精度萬(wàn)用表測(cè)試模擬量板輸出的直流電壓，例如上位機(jī)將電壓設(shè)為32 V,結(jié)果如圖11(b)所示。用示波器測(cè)試輸出的交流電壓，結(jié)果如圖11(c)所示，電壓輸出幅值均精度優(yōu)于±0.1%。

采集卡的自測(cè)是用信號(hào)源輸入0～5 V模擬電壓，例如輸入電壓4 V時(shí)，回采的部分?jǐn)?shù)據(jù)如圖12所示，每4位16進(jìn)制數(shù)表示一個(gè)采集的電壓值轉(zhuǎn)換出的數(shù)字量，第13列的數(shù)據(jù)表示通道數(shù)，EB90為行幀結(jié)束的標(biāo)志，通道每個(gè)輸入數(shù)據(jù)連續(xù)采集6次，以表示系統(tǒng)工作的穩(wěn)定性。

根據(jù)A/D芯片轉(zhuǎn)換公式并結(jié)合硬件電路中模擬量輸入時(shí)的分壓原理，計(jì)算本系統(tǒng)存儲(chǔ)至上位機(jī)的電壓值[(D+215/216]×5×67/47，D為上位機(jī)存儲(chǔ)編碼的十進(jìn)制數(shù)等效值。采集結(jié)果取均值0FB4，對(duì)應(yīng)十進(jìn)制數(shù)4 020，代入公式可得采集電壓為4.001 1 V，計(jì)算數(shù)據(jù)誤差為0.028%，結(jié)果表明采集精度優(yōu)于±0.1%。

5 結(jié)論

本文介紹了一種高精度的模擬量變換器測(cè)試系統(tǒng)，該系統(tǒng)以模塊化與通用化為指導(dǎo)思想，按照不同的功能分成不同的板卡，用FPGA控制高精度的A/D轉(zhuǎn)換芯片和高精度的D/A轉(zhuǎn)換芯片分別進(jìn)行模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換，采用程控調(diào)幅的方法實(shí)現(xiàn)了64路直流信號(hào)和8路交流信號(hào)的并行輸出，同時(shí)實(shí)現(xiàn)了64路模擬信號(hào)采集。實(shí)驗(yàn)結(jié)果表明系統(tǒng)精度高、通用性強(qiáng)、穩(wěn)定性好，達(dá)到了系統(tǒng)設(shè)計(jì)的預(yù)期效果。

(a)上位機(jī)界面

(b)輸出32 V直流量

(c)輸出幅值8 V頻率8 kHz的交流量圖11 測(cè)試結(jié)果

圖12 采集直流信號(hào)部分?jǐn)?shù)據(jù)圖